EPM3032ALI44-10N vs EPM3032ALC44-10N So sánh

So sánh chi tiết song song của EPM3032ALI44-10N bằng Altera và EPM3032ALC44-10N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM3032ALI44-10N EPM3032ALC44-10N
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Programmable Type In System Programmable (ISP) —
Family MAX 3000A MAX 3000A
Number of Macrocells 32 —
Number of Usable Gates 600 —
Number of I/O 34 —
Logic Elements / Blocks 2 —
Pin-to-Pin Delay (tPD) 10 ns (speed grade -10) —
Counter Frequency 227.3 MHz —
Core Supply Voltage 3.3 V —
I/O Voltage Support (MultiVolt) 5.0 V / 3.3 V / 2.5 V —
Program Memory Type EEPROM (non-volatile) —
Programming Interface IEEE Std. 1149.1 JTAG —
Hộp 44-LCC (J-Lead), PLCC-44 44-pin PLCC (J-Lead, surface mount)
Operating Temperature Grade Industrial —
Lead Free Status Contains Lead —
Trạng thái RoHS Non-Compliant [DATA_NEEDED: compliant or non-compliant]
PCI Compliance PCI SIG Revision 2.2 (speed grades -4/-5/-6/-7/-10) —
Product Type — CPLD (Complex Programmable Logic Device)
Logic Gates — 600 gates
Macrocells — 32
Logic Array Blocks (LABs) — 2
User I/O Pins — 34
Propagation Delay (tPD) — 10 ns
Internal fMAX — 103.1 MHz
Supply Voltage (VCCINT) — 3.3 V
I/O Voltage (VCCIO) — 1.8 V / 2.5 V / 3.3 V / 5.0 V (MultiVolt I/O)
Technology — CMOS EEPROM-based
In-System Programmability — Yes, via IEEE 1149.1 JTAG
ISP Standard Compliance — IEEE Std. 1532
Boundary-Scan Test (BST) — Yes, IEEE 1149.1 compliant
Kiểu lắp đặt — Surface Mount
Nhiệt độ hoạt động — [DATA_NEEDED: industrial/commercial range]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá