EPM3064AT100-10N vs EPM3064ATI44-10N So sánh

So sánh chi tiết song song của EPM3064AT100-10N bằng Altera và EPM3064ATI44-10N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM3064AT100-10N EPM3064ATI44-10N
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 64 64
Logic Array Blocks (LABs) 4 —
Usable Gates 1,250 1250
User I/O Pins 66 —
Speed Grade -10 (10 ns pin-to-pin delay) —
Supply Voltage (VCCINT) 3.3 V —
I/O Bank Voltage 3.3 V —
5 V Tolerant Inputs Yes (via clamping diodes) —
Configuration Memory EEPROM (non-volatile) —
Programming Interface JTAG (IEEE Std. 1149.1) with pin-locking —
ISP Compliance IEEE Std. 1532 —
Boundary-Scan Test (BST) IEEE Std. 1149.1 compliant —
Hộp TQFP-100 (T100), 14 mm x 14 mm 44-pin TQFP
Operating Temperature (Commercial) 0C to +70C —
Trạng thái RoHS [DATA_NEEDED: RoHS compliance status] Non-Compliant (per digchip datasheet excerpt)
Lead-Free [DATA_NEEDED: lead-free finish] —
Product Type — CPLD (Complex Programmable Logic Device)
User I/Os — 34
Dedicated Inputs — 4
Logic Blocks — 4
Pin-to-Pin Delay — 10 ns (-10 speed grade)
Maximum Frequency (fMAX) — 100 MHz
Programmable Type — In-System Programmable (EEPROM)
ISP Interface — IEEE Std. 1149.1 (JTAG)
ISP Standard Compliance — IEEE Std. 1532
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 3.3 V or 2.5 V (MultiVolt)
Nhiệt độ hoạt động — -40C to +85C (Industrial, "N" suffix)
Process Technology — CMOS EEPROM
Boundary-Scan Test — Built-in (JTAG)
Kiểu lắp đặt — Surface Mount
Lead-Free Status — Contains Lead (per digchip datasheet excerpt)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá