EPM3064ATC-100-10N vs EPM3064ATC100-10 So sánh
So sánh chi tiết song song của EPM3064ATC-100-10N bằng Altera và EPM3064ATC100-10 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EPM3064ATC-100-10N - 64-Macrocell MAX 3000A CPLD, 10ns | Altera
EPM3064ATC-100-10N ✓ Hoạt độngAltera
EPM3064ATC100-10 - 64-Macrocell MAX 3000A CPLD, 100MHz, TQFP-100 | Altera
EPM3064ATC100-10 NrndSo sánh thông số kỹ thuật
| Tham số | EPM3064ATC-100-10N | EPM3064ATC100-10 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Hoạt động | NRND |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macro Cells | 64 | — |
| Logic Array Blocks (LABs) | 2 | — |
| User I/O Pins | 66 | 34 |
| Usable Gates (min) | 600 | — |
| Usable Gates (typical) | 1,250 | — |
| Pin-to-Pin Delay (tPD) | 10 ns | — |
| Counter Frequency (fCNT) | 227.3 MHz | — |
| Supply Voltage (VCCINT) | 3.3 V | 3.3 V |
| In-System Programmability | Yes (IEEE 1532 / JTAG 1149.1) | IEEE Std. 1149.1 (JTAG) and IEEE Std. 1532 compliant |
| Programming Interface | 4-pin JTAG (TCK/TMS/TDI/TDO) | — |
| Hộp | TQFP-100 | TQFP-100 (100-pin Thin Quad Flat Pack) |
| Kiểu lắp đặt | Surface Mount | — |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | — |
| Trạng thái RoHS | Compliant | [DATA_NEEDED: RoHS compliance] |
| Logic Gates | — | 1250 gates |
| Macrocells | — | 64 |
| Logic Array Blocks | — | 2 |
| Propagation Delay (tPD) | — | 10 ns |
| Process Technology | — | CMOS EEPROM |
| Global Clock Signals | — | 2 (with optional inversion) |
| Output Enable Signals | — | 6 or 10 pin- or logic-driven |
| Output Slew-Rate Control | — | Programmable |
| Operating Temperature Grade | — | Commercial |
| MultiVolt I/O Support | — | 1.5V / 1.8V / 2.5V / 3.3V interfaces |