EPM3064ATC100-10 vs EPM3064ATC100-4 So sánh
So sánh chi tiết song song của EPM3064ATC100-10 bằng Altera và EPM3064ATC100-4 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EPM3064ATC100-10 - 64-Macrocell MAX 3000A CPLD, 100MHz, TQFP-100 | Altera
EPM3064ATC100-10 NrndSo sánh thông số kỹ thuật
| Tham số | EPM3064ATC100-10 | EPM3064ATC100-4 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | NRND |
| Family | MAX 3000A | MAX 3000A |
| Logic Gates | 1250 gates | — |
| Macrocells | 64 | — |
| Logic Array Blocks | 2 | — |
| User I/O Pins | 34 | — |
| Hộp | TQFP-100 (100-pin Thin Quad Flat Pack) | 100-pin TQFP |
| Propagation Delay (tPD) | 10 ns | — |
| Supply Voltage (VCCINT) | 3.3 V | — |
| Process Technology | CMOS EEPROM | CMOS EEPROM |
| In-System Programmability | IEEE Std. 1149.1 (JTAG) and IEEE Std. 1532 compliant | — |
| Global Clock Signals | 2 (with optional inversion) | — |
| Output Enable Signals | 6 or 10 pin- or logic-driven | — |
| Output Slew-Rate Control | Programmable | — |
| Operating Temperature Grade | Commercial | — |
| MultiVolt I/O Support | 1.5V / 1.8V / 2.5V / 3.3V interfaces | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS compliance] | unknown |
| Device Type | — | CPLD (EEPROM-based) |
| Macro Cells | — | 64 |
| Logic Array Blocks (LABs) | — | 2 |
| Usable Gates | — | 1,250 (range 600 to 10,000 across family) |
| Maximum User I/O Pins | — | 34 |
| Pin-to-Pin Delay (tPD) | — | 4.5 ns |
| Counter Frequency (fCNT) | — | 227.3 MHz |
| Internal Performance | — | 222.2 MHz |
| Supply Voltage VCCINT | — | 3.3 V |
| I/O Voltage (MultiVolt) | — | 2.5 V / 3.3 V / 5.0 V |
| In-System Programming | — | Yes (IEEE 1149.1 JTAG) |
| Kiểu lắp đặt | — | Surface Mount |
| Nhiệt độ hoạt động | — | 0C to +70C (commercial) [DATA_NEEDED: industrial temp grade option] |
| Architecture | — | 5-level Altera MAX |