EPM3064ATC44-7N vs EPM3064ATC44-10NAF So sánh

So sánh chi tiết song song của EPM3064ATC44-7N bằng Altera và EPM3064ATC44-10NAF bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM3064ATC44-7N EPM3064ATC44-10NAF
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Family MAX 3000A —
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 64 64
Logic Array Blocks 2 —
Usable Gates 1,250 1250
User I/O Pins 34 —
Số lượng chân 44 —
Speed Grade -7 (7.5 ns pin-to-pin delay) —
Pin-to-Pin Delay (tPD) 7.5 ns —
Maximum Counter Frequency 192.3 MHz (-7 grade) —
Supply Voltage (VCC) 3.3 V —
MultiVolt I/O 1.8 V / 2.5 V / 3.3 V —
Programmability EEPROM, in-system programmable (ISP) —
JTAG Interface IEEE Std. 1149.1 compliant —
ISP Standard IEEE Std. 1532 compliant —
Boundary-Scan Test (BST) Built-in, JTAG-driven —
Hộp 44-pin TQFP TQFP-44 (10x10 mm)
Nhiệt độ hoạt động 0°C to +85°C (commercial) [DATA_NEEDED: industrial/commercial grade]
Kiểu lắp đặt Surface Mount Surface Mount
Trạng thái RoHS Compliant Compliant
Series — MAX 3000A
Logic Elements / LABs — 4 LABs (16 macrocells per LAB)
Number of I/O Pins — 34
Propagation Delay (tPD, max) — 10 ns
Supply Voltage (VCCINT) — 3.0 V to 3.6 V
I/O Voltage Tolerance — Multi-voltage (3.3 V / 2.5 V / 1.8 V capable)
Programmable Technology — EEPROM (non-volatile)
In-System Programmable — Yes (IEEE Std. 1532 compliant)
Boundary-Scan Test — Yes (IEEE Std. 1149.1 JTAG)
Pin-Locking — Yes
Lead Finish — Lead-free (NiPdAu, AF suffix)
Configuration Memory Cycles — 100 erase/program cycles

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá