EPM3128ATC100-10N vs EPM3128ATC100-5N So sánh
So sánh chi tiết song song của EPM3128ATC100-10N bằng Altera và EPM3128ATC100-5N bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EPM3128ATC100-10N - 128-Macrocell MAX 3000A CPLD, 10ns, TQFP-100 | Intel
EPM3128ATC100-10N NrndIntel
EPM3128ATC100-5N - MAX 3000A CPLD, 128 Macrocells, 80 I/O | Intel
EPM3128ATC100-5N ✓ Hoạt độngSo sánh thông số kỹ thuật
| Tham số | EPM3128ATC100-10N | EPM3128ATC100-5N |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Hoạt động |
| Family | MAX 3000A | — |
| Product Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macro Cells | 128 | — |
| Usable Gates | 2500 | Up to 10,000 |
| Number of I/O | 80 | — |
| Logic Elements / Blocks | 8 LABs (16 macrocells each) | — |
| Propagation Delay (tPD) | 10 ns | 5 ns |
| Maximum Internal Frequency (fMAX) | 98 MHz | — |
| Supply Voltage VCCINT | 3.3 V | — |
| I/O Bank Voltage VCCIO | 3.3 V or 2.5 V (selectable) | — |
| Configuration Memory | CMOS EEPROM (non-volatile, instant-on) | — |
| In-System Programming | IEEE Std. 1532-compliant ISP via JTAG | — |
| Hộp | 100-pin TQFP (14 x 14 x 1.0 mm) | TQFP-100 (TC100) |
| Nhiệt độ hoạt động | 0 °C to +70 °C (commercial) | 0 C to +70 C (commercial) |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Trạng thái RoHS | Compliant | [DATA_NEEDED: RoHS compliance] |
| Lead-Free | Yes | — |
| Cấp MSL | 3 (per JEDEC J-STD-020) | — |
| Device Family | — | MAX 3000A |
| Macrocells | — | 128 |
| Logic Array Blocks (LABs) | — | 8 (16 macrocells each) |
| User I/Os | — | 80 |
| Maximum Internal Frequency | — | 192.3 MHz |
| Supply Voltage (VCCINT) | — | 3.3 V |
| I/O Supply Voltage (VCCIO) | — | 3.3 V or 2.5 V |
| Programming Technology | — | EEPROM (non-volatile) |
| In-System Programmability | — | Yes (IEEE Std. 1532) |
| JTAG Boundary Scan | — | Yes (IEEE 1149.1) |