EPM3512AQ208-10N vs EPM3512AQC208-10S So sánh

So sánh chi tiết song song của EPM3512AQ208-10N bằng Altera và EPM3512AQC208-10S bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

Altera
EPM3512AQ208-10N EPM3512AQ208-10N - MAX 3000A CPLD, 512 Macrocells, 172 I/O | Altera

EPM3512AQ208-10N - MAX 3000A CPLD, 512 Macrocells, 172 I/O | Altera

EPM3512AQ208-10N ✓ Hoạt động

So sánh thông số kỹ thuật

Tham số EPM3512AQ208-10N EPM3512AQC208-10S
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Hoạt động Obsolete
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 512
Usable Gates 10,000 1750
User I/Os 172 208
Logic Array Blocks (LABs) 32 32 (16 macrocells each)
Hộp 208-pin PQFP 208-pin FineLine BGA-256
Speed Grade -10 (10 ns pin-to-pin delay) -10 (tPD1 = 7.5 ns)
Pin-to-Pin Delay (tPD) 4.5 ns (typical) —
Maximum Frequency (fCNT) 227.3 MHz —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V, 3.3 V, or 5.0 V —
Process Technology CMOS EEPROM EEPROM-based CMOS
Programming Interface IEEE Std. 1532 (JTAG) ISP —
Operating Temperature (Industrial) -40 C to +85 C —
Kiểu lắp đặt Surface Mount —
Trạng thái RoHS unknown [DATA_NEEDED: rohs_status]
Propagation Delay (tPD1) — 7.5 ns (pin-to-pin)
Supply Voltage - VCCINT (internal) — 3.3 V
Supply Voltage - VCCIO (I/O) — 2.5 V, 3.3 V, or 5.0 V (MultiVolt)
Programming Technology — CMOS EEPROM
In-System Programmability (ISP) — Yes (IEEE Std. 1149.1 JTAG)
PCI Compliance — Yes (PCI Local Bus Specification Rev 2.2)
Nhiệt độ hoạt động — 0C to +70C (commercial)
Boundary-Scan (JTAG) — Yes (1149.1 compliant)
Program/Erase Endurance — 100 cycles minimum
Logic Family — CMOS

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá