EPM3512AQC208-7 vs EPM3512AQC208-7N So sánh

So sánh chi tiết song song của EPM3512AQC208-7 bằng Intel và EPM3512AQC208-7N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

Altera
EPM3512AQC208-7N EPM3512AQC208-7N - 512-Macro MAX 3000A CPLD, 208-PQFP | Altera

EPM3512AQC208-7N - 512-Macro MAX 3000A CPLD, 208-PQFP | Altera

EPM3512AQC208-7N ⚠ Lần mua cuối

So sánh thông số kỹ thuật

Tham số EPM3512AQC208-7 EPM3512AQC208-7N
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Lần mua cuối
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 —
Usable Gates 10,000 —
Propagation Delay (tPD) 7.5 ns 7.5 ns
Counter Frequency (fCNT) 116.3 MHz —
User I/Os 172 172
Logic Elements / LEs N/A (CPLD macrocell architecture) —
Supply Voltage (VCCINT) 3.3 V 3.3 V (3.0 V to 3.6 V)
I/O Standards Supported 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O) —
Hộp 208-Pin PQFP (FQFP, gull-wing) 208-Pin PQFP / FQFP-208 (Plastic Quad Flat Pack, gull-wing)
Nhiệt độ hoạt động 0 C to +70 C (commercial) 0 °C to +70 °C (commercial)
Programming In-System Programmable via JTAG (IEEE Std. 1532) —
Process Technology CMOS EEPROM, 0.30 um 0.30 µm CMOS EEPROM
Trạng thái RoHS Compliant Compliant
Lead-Free Yes —
Logic Capacity — 512 macrocells, 10,000 usable gates
Logic Array Blocks (LABs) — 32
Macrocells per LAB — 16
Maximum Frequency (fCNT) — 116.3 MHz
I/O Bank Count — 4 (MultiVolt)
Supported I/O Standards — 1.8 V / 2.5 V / 3.3 V LVTTL/LVCMOS
Configuration — Non-volatile EEPROM, in-system programmable (ISP)
JTAG Interface — IEEE 1149.1 BST + IEEE 1532 ISP
Speed Grade — -7

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá