EPM3512AQI208-10 vs EPM3512AQC208-10S So sánh

So sánh chi tiết song song của EPM3512AQI208-10 bằng Intel và EPM3512AQC208-10S bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM3512AQI208-10 EPM3512AQC208-10S
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family MAX 3000A MAX 3000A
Macrocells 512 512
Logic Array Blocks (LABs) 16 32 (16 macrocells each)
Maximum User I/Os 172 —
Số chân 208 —
Package Type PQFP-208 (FINE LINE BGA-256, FQFP, Gull Wing) —
Propagation Delay (tPD) 10 ns —
Counter Frequency 116 MHz —
Logic Family CMOS, EEPROM-based CMOS
Core Supply Voltage 3.3 V —
I/O Interface Voltages 5.0 V / 3.3 V / 2.5 V (MultiVolt) —
In-System Programmability Yes (IEEE 1149.1 JTAG) —
PCI Compliance PCI Local Bus Specification Revision 2.2 Yes (PCI Local Bus Specification Rev 2.2)
Nhiệt độ hoạt động -40C to +85C (Industrial, I suffix) 0C to +70C (commercial)
Trạng thái RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: rohs_status]
Device Type — CPLD (Complex Programmable Logic Device)
Usable Gates — 1750
Hộp — 208-pin FineLine BGA-256
User I/Os — 208
Speed Grade — -10 (tPD1 = 7.5 ns)
Propagation Delay (tPD1) — 7.5 ns (pin-to-pin)
Supply Voltage - VCCINT (internal) — 3.3 V
Supply Voltage - VCCIO (I/O) — 2.5 V, 3.3 V, or 5.0 V (MultiVolt)
Programming Technology — CMOS EEPROM
In-System Programmability (ISP) — Yes (IEEE Std. 1149.1 JTAG)
Boundary-Scan (JTAG) — Yes (1149.1 compliant)
Program/Erase Endurance — 100 cycles minimum
Process Technology — EEPROM-based CMOS

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá