EPM5032DC-25 vs EPM5032JC-20 So sánh

So sánh chi tiết song song của EPM5032DC-25 bằng Altera và EPM5032JC-20 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM5032DC-25 EPM5032JC-20
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Manufacturer Altera (Intel Programmable Solutions Group) —
Product Family MAX 5000 —
Device Type UV Erasable Programmable Logic Device (EPLD) —
Macrocells 32 32
Pin-to-Pin Propagation Delay (tPD) 25 ns —
Maximum Counter Frequency (fCNT) [DATA_NEEDED: maximum counter frequency] —
Setup Time (tSU) [DATA_NEEDED: setup time] —
Number of Dedicated Inputs 32 (in DIP-28 pinout) —
Number of I/O Pins 22 (in DIP-28 pinout, 4 used as dedicated inputs) —
Hộp CDIP-28 (Windowed Ceramic DIP-28) 68-pin JLCC (windowed ceramic)
Process Technology CMOS, EPROM (UV-Erasable) CMOS
Architecture PAL-Type, Single-LAB, 32-Macrocell PAL-type AND-OR array with PIA interconnect
Output Structure Programmable I/O with output enable —
Flip-Flop Configuration D, T, JK, or SR (programmable) —
Nhiệt độ hoạt động [DATA_NEEDED: operating temperature range] —
Trạng thái RoHS Lead Free / RoHS Compliant (per distributor listings) —
Programming Method UV erase + Altera/Intel MAX+PLUS II programmer —
Erasure Method UV light through ceramic window —
Product Type — UV-erasable Programmable Logic Device (PLD)
Family — MAX 5000
Logic Array Blocks (LABs) — 1
Product Terms (P-terms) — 320
Propagation Delay (tPD) — 20 ns
Tần số xung maksimum — 62.5 MHz
Setup Time — 10 ns
I/O Lines — 16 (bidirectional)
Dedicated Inputs — 8
Total Inputs — 24
Erase Method — UV (12V VPP + ultraviolet exposure)
Programming Voltage (VPP) — 12 V
Trạng thái vòng đời — Obsolete (legacy Altera MAX 5000)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá