EPM5032LC-25 vs EPM5032JC So sánh
So sánh chi tiết song song của EPM5032LC-25 bằng Altera và EPM5032JC bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5032LC-25 | EPM5032JC |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Device Family | MAX 5000 | — |
| Architecture | PAL-type EPLD (Erasable Programmable Logic Device) | — |
| Technology | CMOS, UV-erasable / OTP | — |
| Macrocells | 32 | 32 |
| Product Terms | 320 | — |
| Dedicated Inputs | 7 | — |
| I/O Pins | 16 bidirectional | — |
| Total Inputs | 24 (7 dedicated + 16 I/O used as input) | — |
| Propagation Delay (tPD) | 25 ns | [DATA_NEEDED: specific speed grade value] |
| Maximum Internal Frequency | 62.5 MHz | — |
| Supply Voltage (VCC) | 5 V ±10% (4.5 V to 5.5 V) | 5 V |
| I/O Standard | 5 V CMOS | — |
| Nhiệt độ hoạt động | 0 °C to +70 °C (commercial, "LC" suffix) | 0C to +70C (commercial) |
| Hộp | 28-pin PLCC (JEDEC S-PQCC-J28), 1.27 mm pitch | PLCC-44 |
| Kiểu lắp đặt | Surface Mount, socket-compatible | Surface Mount (J-lead) |
| Configuration Cell | Programmable interconnect array (PIA), OTP / UV-erasable | — |
| Trạng thái RoHS | Not RoHS compliant (legacy Altera product) | unknown |
| Family | — | MAX 5000 EPLD |
| Logic Gates | — | 600 usable gates |
| Maximum I/O Pins | — | 40 |
| Input Type | — | TTL-compatible |
| Kiểu đầu ra | — | TTL/CMOS-compatible |
| Programmability | — | UV-erasable (windowed ceramic) / OTP variants |
| Design Software | — | MAX+PLUS II / Quartus legacy |
| JEDEC Standard | — | JEDEC PLCC-44 footprint |
| Lead-Free | — | unknown |