EPM5032PC-15 vs EPM5032DC-15 So sánh

So sánh chi tiết song song của EPM5032PC-15 bằng Altera và EPM5032DC-15 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM5032PC-15 EPM5032DC-15
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Device Family MAX 5000 —
Device Type EPLD (Erasable PLD) UV-erasable EPLD (PAL-type CMOS)
Macro Cells 32 —
Usable Gates 600 600
Logic Elements / LABs 1 LAB (4 macrocells per group) —
Propagation Delay (tPD) 15 ns 15 ns
Maximum Internal Frequency 76.9 MHz (some sources list 83.3 MHz) —
Operating Voltage (VCC) 5 V (typ.) —
Technology Node 0.8 micron CMOS —
Configuration Memory UV-Erasable EPROM —
Dedicated Inputs 7 —
Bidirectional I/O Pins 16 —
Total Array Inputs 24 —
Hộp 28-pin PDIP (PC suffix = windowed CerDIP) CERDIP-28 (windowed, through-hole)
Pin/Package Suffix PC = Windowed Ceramic DIP —
Speed Grade 15 (15 ns tPD) —
Nhiệt độ hoạt động 0C to +70C (commercial) 0C to +70C (commercial)
Programming Tool Altera Logic Programmer + MAX+plus II —
Trạng thái RoHS Non-compliant (CerDIP window, contains Be) [DATA_NEEDED: RoHS status]
Lead-Free No unknown
Kiểu lắp đặt Through-Hole (DIP) Through-Hole (DIP)
Family — MAX 5000
Macrocells — 32
Maximum Toggle Frequency (fMAX) — 83.3 MHz
Supply Voltage (VCC) — 5 V (nominal)
Logic Family — CMOS, TTL-compatible I/O
Programmable Pins — 16 bidirectional I/O + 4 dedicated input = 20
Total Package Pins — 28
Erasure Method — UV light through ceramic quartz window
Process Technology — CMOS

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá