EPM5128GC-2 vs EPM5128JC-1 So sánh
So sánh chi tiết song song của EPM5128GC-2 bằng Altera và EPM5128JC-1 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5128GC-2 | EPM5128JC-1 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Logic Elements / Gates | 2,500 usable gates | — |
| Macrocells | 128 | 128 |
| Number of Usable Gates | 2,500 | — |
| Maximum Operating Frequency | 50 MHz | 62.5 MHz |
| Propagation Delay (tPD) | Approx. 25 ns (typical, -2 speed grade) | — |
| Supply Voltage (VCC) | 5 V (nominal) | 4.75 V to 5.25 V (5 V nominal) |
| Package Type | 68-pin PGA (Pin Grid Array) | — |
| Package Code (per Partstack) | WPGA | — |
| Number of Terminals | 68 | — |
| Programming Technology | UV-erasable EPROM | — |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | [DATA_NEEDED: temperature grade] |
| Grade (per Partstack) | COMMERCIAL | — |
| Terminal Form | PIN/PEG | — |
| Configuration Memory | Non-volatile, one-time programmable (erasable via UV) | Non-volatile EPROM (UV-erasable) |
| Device Type | — | Erasable Programmable Logic Device (EPLD/CPLD) |
| Usable Gates | — | 2,500 |
| Logic Array Blocks (LABs) | — | [DATA_NEEDED: LAB count] |
| Pin-to-Pin Propagation Delay (tPD) | — | 40 ns |
| Technology | — | CMOS, UV-erasable EPROM |
| Hộp | — | 68-pin CQCCJ (Windowed Ceramic J-Lead Chip Carrier) |
| Kiểu lắp đặt | — | Surface Mount |
| Programming Interface | — | JTAG / Altera dedicated programmer |
| Trạng thái RoHS | — | non_compliant (ceramic windowed package) |
| Trạng thái vòng đời | — | Obsolete - last-time-buy inventory only |