EPM5128LC2 vs EPM5128GC-2 So sánh

So sánh chi tiết song song của EPM5128LC2 bằng Altera và EPM5128GC-2 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

Altera
EPM5128LC2 EPM5128LC2 - 128-Macrocell MAX 5000 CPLD, 45ns, 5V | Altera

EPM5128LC2 - 128-Macrocell MAX 5000 CPLD, 45ns, 5V | Altera

EPM5128LC2 ⚠ Lần mua cuối

So sánh thông số kỹ thuật

Tham số EPM5128LC2 EPM5128GC-2
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Lần mua cuối Obsolete
Family MAX 5000 MAX 5000
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 128 128
Logic Array Blocks (LABs) 8 —
Interconnect Programmable Interconnect Array (PIA) —
Global Clock Inputs 1 dedicated —
Propagation Delay (tPD) 45 ns Approx. 25 ns (typical, -2 speed grade)
Supply Voltage (VCC) 5 V 5 V (nominal)
Process Technology CMOS EPROM —
Configuration Memory On-chip EPROM (non-volatile) Non-volatile, one-time programmable (erasable via UV)
Boundary Scan JTAG / IEEE 1149.1 —
Nhiệt độ hoạt động -40 C to +85 C (extended commercial) 0C to +70C (commercial)
Hộp PGA (Pin Grid Array, ceramic) —
Kiểu lắp đặt Through-Hole / Socketed —
Trạng thái RoHS [DATA_NEEDED: RoHS status] —
Logic Elements / Gates — 2,500 usable gates
Number of Usable Gates — 2,500
Maximum Operating Frequency — 50 MHz
Package Type — 68-pin PGA (Pin Grid Array)
Package Code (per Partstack) — WPGA
Number of Terminals — 68
Programming Technology — UV-erasable EPROM
Grade (per Partstack) — COMMERCIAL
Terminal Form — PIN/PEG

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá