EPM5192AGC-15 vs EPM5192AJI84-15 So sánh
So sánh chi tiết song song của EPM5192AGC-15 bằng Altera và EPM5192AJI84-15 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192AGC-15 | EPM5192AJI84-15 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Product Type | EPLD (Erasable Programmable Logic Device) | UV-Erasable / OTP Complex PLD |
| Series | MAX 5000 | — |
| Macrocells | 192 | 192 |
| Logic Array Blocks | 16 (typical for 192-macrocell MAX 5000) | — |
| Maximum User I/O Pins | 64 | — |
| Dedicated Inputs | 7 | — |
| Total Inputs | 72 | — |
| Propagation Delay (tPD) | 15 ns (pin-to-pin, -15 speed grade) | 15 ns |
| Supply Voltage (VCC) | 5 V | 4.5 V to 5.5 V (nominal 5 V) |
| Technology | CMOS, UV-erasable EPROM | — |
| Hộp | Ceramic Pin Grid Array (PGA) | — |
| Programming Method | UV erase + EPROM program (via Altera programmer) | UV erase + EPROM program via standard Altera programmer |
| Nhiệt độ hoạt động | [DATA_NEEDED: operating temperature range] | -40 °C to +85 °C (Industrial, 'I' suffix) |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status - legacy ceramic PGA typically non-compliant] | unknown |
| Trạng thái vòng đời | Obsolete / Last Time Buy (per Altera legacy product list) | — |
| Device Family | — | MAX 5000 EPLD |
| Logic Array Blocks (LABs) | — | 16 |
| User I/O Pins | — | 84 |
| Process Technology | — | CMOS EPROM (UV-erasable) |
| Package Type | — | 84-pin JLCC (J-Leaded Ceramic Chip Carrier) with quartz window |
| Kiểu lắp đặt | — | Through-Hole (SMD socket-compatible) |
| Design Tool Support | — | MAX+PLUS II (legacy); not supported by modern Quartus Prime |
| Lead-Free | — | unknown |
| Đông trùng haogen | — | unknown |
| Functional Equivalent (Plastic OTP) | — | EPM5192AJC84-15 (windowless plastic JLCC, same die) |