EPM5192AQI100-20 vs EPM5192AQM100-20 So sánh
So sánh chi tiết song song của EPM5192AQI100-20 bằng Altera và EPM5192AQM100-20 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EPM5192AQI100-20 - MAX 5000 192-Macrocell EPLD, 20ns, PQFP-100 | Altera
EPM5192AQI100-20 ObsoleteIntel
EPM5192AQM100-20 - MAX 5000 CPLD 64 I/O 33ns PQFP-100 | Intel / Altera
EPM5192AQM100-20 ObsoleteSo sánh thông số kỹ thuật
| Tham số | EPM5192AQI100-20 | EPM5192AQM100-20 |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | MAX 5000 EPLD | — |
| Device Series | EPM5192 | — |
| Technology | CMOS, UV-erasable EPROM | — |
| Propagation Delay | 20 ns (speed grade -20) | — |
| Logic Array Blocks (LABs) | 12 | — |
| Interconnect | Programmable Interconnect Array (PIA) | — |
| Macrocell Count | 192 | — |
| Dedicated Inputs | 7 | 7 |
| I/O Pins | 64 bidirectional | — |
| Hộp | 100-pin PQFP (R-PQFP-G100) | 100-pin PQFP (JESD-30 code R-PQFP-G100) |
| JEDEC Package Outline | R-PQFP-G100 | — |
| Nhiệt độ hoạt động | Industrial grade ("I" suffix) | — |
| Kiểu lắp đặt | Surface Mount (PQFP) | Surface Mount |
| Architecture | Classic EPLD, deterministic timing | — |
| Design Tool | Altera MAX+PLUS II (legacy) | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: verified from manufacturer product page] |
| Điện áp cung cấp | [DATA_NEEDED: VCC range] | [DATA_NEEDED: VCC range from datasheet] |
| Device Family | — | MAX 5000 (EPLD / classic CPLD) |
| Logic Elements | — | 192 macrocells across 12 Logic Array Blocks (LABs) |
| Number of LABs | — | 12 |
| User I/O Lines | — | 64 |
| Pin-to-Pin Propagation Delay (tPD) | — | 33 ns |
| Maximum Clock Frequency (fMAX) | — | 66.7 MHz |
| Process Technology | — | CMOS EPROM-based |
| Configuration Memory | — | On-chip EPROM (non-volatile, one-time programmable in this package) |
| Boundary-Scan Test | — | JTAG / IEEE 1149.1 compatible |
| External Clock Input | — | Yes (global clock pin) |
| Operating Temperature Grade | — | [DATA_NEEDED: explicit temperature grade from datasheet] |