EPM5192GM vs EPM5192GM883B-2 So sánh

So sánh chi tiết song song của EPM5192GM bằng Altera và EPM5192GM883B-2 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM5192GM EPM5192GM883B-2
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Product Family MAX 5000 —
Device Type UV Erasable Programmable Logic Device (PLD) CPLD (Complex Programmable Logic Device), UV-erasable
Technology CMOS 5 V CMOS
Number of Macrocells 192 —
Usable Gates 3,750 —
Pin-to-Pin Delay (tPD) 15 ns (fastest speed grade); 55 ns (this part) —
Counter Frequency (fCNT) up to 76.9 MHz —
Propagation Delay (tPD, this part) 55 ns —
Hộp CPGA-84 (Ceramic Pin Grid Array, 84 pins, windowed) 84-pin Ceramic Pin Grid Array (CPGA), code S-CPGA-P84
Kiểu lắp đặt Through-Hole (PGA) Through-hole PGA socket
Erasure Method UV (windowed ceramic package) —
Điện áp cung cấp [DATA_NEEDED: typical VCC range] —
Maximum User I/O [DATA_NEEDED: exact I/O count for CPGA-84] —
Nhiệt độ hoạt động [DATA_NEEDED: commercial/industrial/military grade] [DATA_NEEDED: operating temperature range]
Trạng thái RoHS Non-compliant (contains lead in ceramic PGA) non_compliant (ceramic CPGA with MIL-STD-883 screening)
Process Node [DATA_NEEDED: CMOS process geometry] —
Programming Interface JTAG-compatible (per MAX 5000 family) —
Family — MAX 5000
Macrocells — 192
Propagation Delay (tPD) — 45 ns (-2 speed grade)
Maximum Internal Clock Frequency — 33.3 MHz
Supply Voltage (VCC, nominal) — 5 V
Dedicated Inputs — 7
User I/O Pins — 64
Package Outline — 28.45 mm square (approx.)
Military Screening — MIL-STD-883 (per '883' suffix)
JEDEC Package Code — S-CPGA-P84

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá