EPM5192JC-1N vs EPM5192LC-2N So sánh
So sánh chi tiết song song của EPM5192JC-1N bằng Altera và EPM5192LC-2N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192JC-1N | EPM5192LC-2N |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Device Type | CPLD - Complex Programmable Logic Device | — |
| Macrocells | 192 | 192 |
| Logic Array Blocks (LABs) | 12 | — |
| Usable Gates | 3750 | — |
| User I/O Pins | 64 | — |
| Dedicated Inputs | 7 | — |
| External Clock Inputs (GCLK) | 1 | — |
| Propagation Delay (tPD) | 40 ns | — |
| Maximum Clock Frequency (fMAX) | 62.5 MHz | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | — |
| Technology | CMOS EPROM (UV-erasable) | — |
| Hộp | 84-pin Ceramic Quad Flat Pack (CQFP) | — |
| JEDEC Package Code | S-CQCC-J84 | — |
| Nhiệt độ hoạt động | [DATA_NEEDED: industrial/commercial temperature range] | Commercial (0C to +70C) - inferred from speed-grade -2 designation |
| Programming Interface | JTAG / Altera ByteBlaster | Altera programming hardware (MAX+PLUS II / ByteBlaster compatible) |
| Flip-Flops | — | 192 |
| Logic Elements | — | 192 macrocells (PAL/GAL-style AND-OR array) |
| Package Type | — | LC (ceramic J-leaded, windowed UV-erasable package family) |
| Speed Grade | — | -2 (tPD approximately 25 ns) |
| Propagation Delay (typical) | — | 25 ns |
| Điện áp cung cấp | — | 5 V (typical) |
| Programmability | — | UV-erasable EPROM cell |
| Kiểu lắp đặt | — | Surface Mount (LC package) |
| Trạng thái RoHS | — | Compliant (per -N lead-free suffix) |
| Lead-Free | — | Yes (per -N suffix) |
| Architecture | — | Programmable Logic Array (PLA) with global PIA |