EPM5192JC1 vs EPM5192JC2 So sánh
So sánh chi tiết song song của EPM5192JC1 bằng Intel và EPM5192JC2 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192JC1 | EPM5192JC2 |
|---|---|---|
| Thương hiệu | Intel | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | MAX 5000 (MAX 5xxx CPLD) | MAX 5000 |
| Manufacturer | Intel (formerly Altera Corporation) | — |
| Macro Cells | 192 | — |
| Usable Gates | 3750 | — |
| Maximum Operating Frequency | 62.5 MHz | — |
| Supply Voltage (VCC) | 5 V (nominal) | — |
| Process Technology | 0.5 µm CMOS, UV-erasable EPROM | CMOS, UV-erasable |
| Propagation Delay (typ) | [DATA_NEEDED: propagation delay in ns] | — |
| I/O Pins | [DATA_NEEDED: I/O pin count] | — |
| Hộp | [DATA_NEEDED: exact package from datasheet] | PLCC-68 (JC) |
| Kiểu lắp đặt | [DATA_NEEDED: surface mount or through-hole] | Surface Mount (socketable PLCC) |
| Nhiệt độ hoạt động | [DATA_NEEDED: operating temp range] | — |
| Programming Interface | JTAG-compatible (Altera MAX 5xxx) | — |
| Logic Blocks (LABs) | 24 (8 macrocells per LAB) | — |
| Trạng thái RoHS | unknown | — |
| AEC-Q100 | not_applicable | — |
| Lifecycle | Obsolete - last-time-buy stock only at franchised distributors | — |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Macrocells | — | 192 |
| Logic Array Blocks (LABs) | — | 12 |
| Usable Gates (equivalent) | — | 6000 |
| Maximum User I/O | — | 64 |
| Dedicated Inputs | — | 7 |
| External Clock Inputs | — | 1 (with shared input/clock capability) |
| Tần số xung maksimum | — | 50 MHz |
| Propagation Delay (tPD) | — | 45 ns (speed grade -2) |
| Interconnect | — | Programmable Interconnect Array (PIA) |
| Programming | — | Altera Master Programmer / ByteBlaster via JTAG-style interface |