EPM5192JC68 vs EPM5192JC-1 So sánh
So sánh chi tiết song song của EPM5192JC68 bằng Altera và EPM5192JC-1 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192JC68 | EPM5192JC-1 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Device Family | MAX 5000 | — |
| Product Type | EPLD (Erasable Programmable Logic Device) | — |
| Logic Elements / Macrocells | 192 macrocells | — |
| User I/O Pins | 76 | 84 |
| Số lượng chân | 68 | — |
| Package Type | PLCC-68 (J-Lead) | 84-pin Ceramic Quad Flat Pack (CQFP), windowed |
| Nhiệt độ hoạt động | 0C to 70C (commercial, JC suffix) | 0 C to +70 C (commercial) |
| Điện áp cung cấp | [DATA_NEEDED: VCC] | — |
| Pin-to-Pin Delay (tPD) | [DATA_NEEDED: tPD] | — |
| Maximum Frequency (fMAX) | [DATA_NEEDED: fMAX] | — |
| Configuration Memory | UV-Erasable EPROM | UV-EPROM (erasable under UV lamp) |
| Programmable Interconnect | Programmable Logic Array + Macrocells | — |
| Dedicated Inputs | 12 | — |
| Clock Pins | 4 dedicated | — |
| Kiểu lắp đặt | Surface Mount (PLCC socket compatible) | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS compliance] | — |
| Programming Tool | MAX+PLUS II (legacy) | — |
| Family | — | MAX 5000 |
| Device Type | — | CPLD - Complex Programmable Logic Device |
| Technology | — | CMOS, UV-Erasable / OTP |
| Macrocells | — | 192 |
| Usable Gates | — | 3750 |
| Propagation Delay (tPD) | — | 40 ns (speed grade -1) |
| Maximum Internal Frequency (fMAX) | — | 62.5 MHz |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V |
| JEDEC Package Code | — | S-CQCC-J84 |
| Programming Interface | — | Altera MAX programming interface (parallel, pre-JTAG for this family) |
| Process | — | CMOS EPROM |
| I/O Standard | — | TTL/CMOS 5 V compatible |