EPM5192LC-2 vs EPM5192GC-2 So sánh
So sánh chi tiết song song của EPM5192LC-2 bằng Altera và EPM5192GC-2 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192LC-2 | EPM5192GC-2 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macrocells | 192 | 192 |
| Logic Array Blocks (LABs) | 12 | — |
| User I/O Pins | 64 | — |
| Dedicated Input Pins | 7 | — |
| External Clock Inputs | 1 | — |
| Propagation Delay (tPD) | 45 ns (typical, -2 speed grade) | 12 ns typical (-2 grade) |
| Maximum Internal Frequency | 50 MHz | — |
| Interconnect | Programmable Interconnect Array (PIA) | — |
| Process Technology | CMOS | — |
| Hộp | PQCC-84 (PLCC-84, J-lead, surface mount) | — |
| Programming | Non-volatile (EPROM/EEPROM-based, in-system programmable via JTAG) | — |
| Nhiệt độ hoạt động | [DATA_NEEDED: commercial/industrial/military grade] | Commercial (0C to +70C) |
| Điện áp cung cấp | 5 V (typical MAX 5000 family) | — |
| Trạng thái RoHS | [DATA_NEEDED: pre-RoHS legacy part — likely non-RoHS] | Non-Compliant (ceramic PGA, lead-bearing per GlobalSpec listing) |
| Logic Array Blocks | — | 16 (LABs of 16 macrocells each) |
| Usable I/O Pins | — | [DATA_NEEDED: exact user I/O count for PGA package] |
| Counter Frequency | — | 100 MHz minimum |
| Supply Voltage (VCC) | — | 5 V nominal |
| Technology | — | CMOS EPROM |
| Programmable Technology | — | UV-erasable / one-time programmable |
| Programming Toolchain | — | Altera MAX+PLUS II |
| Package Type | — | Pin Grid Array (PGA), ceramic |
| Speed Grade | — | -2 |
| Kiểu lắp đặt | — | Through-hole (PGA socket) |