EPM5192LC84-2 vs EPM5192LC-2 So sánh
So sánh chi tiết song song của EPM5192LC84-2 bằng Altera và EPM5192LC-2 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192LC84-2 | EPM5192LC-2 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Device Type | EPLD (UV-Erasable / OTP Complex PLD) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 192 | 192 |
| Hộp | 84-pin PLCC (LC) | PQCC-84 (PLCC-84, J-lead, surface mount) |
| Speed Grade | -2 | — |
| Điện áp cung cấp | 5 V (TTL-compatible I/O) | 5 V (typical MAX 5000 family) |
| Technology | CMOS, UV-erasable / OTP | — |
| Logic Elements | AND-OR array with macrocell flip-flops | — |
| Programming Method | Altera legacy programmer (JEDEC bitstream) | — |
| Nhiệt độ hoạt động | Commercial (0C to +70C) | [DATA_NEEDED: commercial/industrial/military grade] |
| Kiểu lắp đặt | Surface Mount | — |
| Trạng thái RoHS | Non-compliant (SnPb lead finish typical for this vintage) | [DATA_NEEDED: pre-RoHS legacy part — likely non-RoHS] |
| Trạng thái vòng đời | Obsolete (last Altera MAX 5000 production) | — |
| JTAG Support | Vendor-specific programming interface (pre-IEEE 1532) | — |
| I/O Standard | TTL, 5V CMOS-compatible | — |
| Logic Array Blocks (LABs) | — | 12 |
| User I/O Pins | — | 64 |
| Dedicated Input Pins | — | 7 |
| External Clock Inputs | — | 1 |
| Propagation Delay (tPD) | — | 45 ns (typical, -2 speed grade) |
| Maximum Internal Frequency | — | 50 MHz |
| Interconnect | — | Programmable Interconnect Array (PIA) |
| Process Technology | — | CMOS |
| Programming | — | Non-volatile (EPROM/EEPROM-based, in-system programmable via JTAG) |