EPM5192LI vs EPM5192LC84-2 So sánh
So sánh chi tiết song song của EPM5192LI bằng Altera và EPM5192LC84-2 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192LI | EPM5192LC84-2 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Device Family | MAX 5000 | — |
| Device Type | CPLD (Complex Programmable Logic Device) | EPLD (UV-Erasable / OTP Complex PLD) |
| Macrocells | 192 | 192 |
| Usable Gates | 3,750 | — |
| Logic Array Blocks (LABs) | 12 | — |
| Maximum Operating Frequency | 40 MHz | — |
| Propagation Delay (tPD) | 55 ns | — |
| Supply Voltage (VCC) | 4.5 V to 5.5 V | — |
| Technology | CMOS, UV-erasable EPROM | CMOS, UV-erasable / OTP |
| Dedicated Inputs | 7 | — |
| Total Inputs | 72 | — |
| User I/O Pins | 64 | — |
| Hộp | 84-pin PQCC (J84) | 84-pin PLCC (LC) |
| JEDEC Package Code | S-PQCC-J84 | — |
| Khoảng nhiệt độ hoạt động | Industrial (-40C to +85C) | — |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Trạng thái RoHS | unknown | Non-compliant (SnPb lead finish typical for this vintage) |
| Family | — | MAX 5000 |
| Speed Grade | — | -2 |
| Điện áp cung cấp | — | 5 V (TTL-compatible I/O) |
| Logic Elements | — | AND-OR array with macrocell flip-flops |
| Programming Method | — | Altera legacy programmer (JEDEC bitstream) |
| Nhiệt độ hoạt động | — | Commercial (0C to +70C) |
| Trạng thái vòng đời | — | Obsolete (last Altera MAX 5000 production) |
| JTAG Support | — | Vendor-specific programming interface (pre-IEEE 1532) |
| I/O Standard | — | TTL, 5V CMOS-compatible |