EPM7128SLC84-15 vs EPM7096LC84-15 So sánh

So sánh chi tiết song song của EPM7128SLC84-15 bằng Intel và EPM7096LC84-15 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM7128SLC84-15 EPM7096LC84-15
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Lần mua cuối Obsolete
Family MAX 7000S MAX 7000
Device Type CPLD - Complex Programmable Logic Device —
Macrocells 128 —
Usable Gates 2,500 1,800
User I/Os 68 (in 84-PLCC) —
Hộp 84-Pin PLCC (J-Lead, J84) —
Speed Grade -15 (15 ns pin-to-pin delay) —
Propagation Delay (tPD) 15 ns —
Maximum Internal Frequency (fMAX) 76.9 MHz —
Logic Family / Process CMOS, 5V, EEPROM —
Supply Voltage (VCCINT) 5 V —
I/O Standard Support 5.0 V TTL/CMOS (multi-volt I/O compatible with 3.3V) —
Programming Interface JTAG (IEEE Std. 1149.1), in-system programmable IEEE Std. 1149.1 JTAG
Configuration Memory Non-volatile EEPROM (instant-on, no boot PROM) —
Nhiệt độ hoạt động 0C to +70C (commercial) 0C to +70C (commercial)
Trạng thái RoHS Non-RoHS (legacy 5V part) [DATA_NEEDED: RoHS compliance status]
Kiểu lắp đặt Surface Mount / Socketed (PLCC-84 socket) Surface Mount
Series — MAX 7000 (second-generation MAX architecture)
Macro Cells — 96
Logic Array Blocks (LABs) — 4
Pin-to-Pin Propagation Delay (tPD) — 15 ns
Maximum Operating Frequency — 76.9 MHz
User I/O Pins — 68 (36 per LAB, [DATA_NEEDED: exact LAB-level split])
Supply Voltage (VCC) — 4.75 V to 5.25 V
Programmable Type — EE PLD (in-system programmable via JTAG)
Hộp / Vỏ — 84-PLCC (J-Lead)
Supplier Device Package — 84-PLCC (29.31 x 29.31 mm)
Data Retention — [DATA_NEEDED: data retention years]
Erase/Program Endurance — [DATA_NEEDED: erase/program cycle count]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá