EPM7128SQC100-7N vs EPM7128STC100-6N So sánh

So sánh chi tiết song song của EPM7128SQC100-7N bằng Intel và EPM7128STC100-6N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM7128SQC100-7N EPM7128STC100-6N
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family MAX 7000S MAX 7000S
Device Type CPLD - Complex Programmable Logic Device —
Program Memory Type EEPROM —
Number of Macrocells 128 —
Number of Logic Array Blocks 8 —
Number of Global Clocks 2 —
Product Terms per Macrocell 32 —
Usable Gates 2,500 2,500
System Gates 5,000 (max) —
Maximum User I/Os 84 —
Pin-to-Pin Delay (tPD) 7.5 ns —
Counter Speed 175.4 MHz —
In-System Programmability Yes (IEEE 1149.1 JTAG) —
Operating Voltage (Core) 5.0 V —
I/O Standard Support multiVolt (2.5V, 3.3V, 5.0V) —
Hộp 100-pin PQFP (QFP-100) —
Nhiệt độ hoạt động 0C to +70C (commercial) 0C to +70C (Commercial)
Trạng thái RoHS Compliant (lead-free 'N' suffix) Non-Compliant (lead-bearing package)
Process Technology 0.30 µm CMOS EEPROM CMOS EEPROM
Security Bit Programmable (one per device) —
Macro Cells — 128
User I/Os — 84
Logic Family — CMOS
Số lượng chân — 100
Package Type — TQFP-100
Maximum Internal Frequency — 147.1 MHz
Internal Counter Frequency — 250 MHz
Propagation Delay (tPD) — 6 ns
Pin-to-Pin Delay — 4.5 ns
Supply Voltage (VCCIO) — 5 V
Programmability — In-System Programmable (ISP) via JTAG
JTAG Support — IEEE 1149.1 Boundary Scan
Kiểu lắp đặt — Surface Mount

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá