EPM7160STI100-10 vs EPM7160SQC160-10 So sánh
So sánh chi tiết song song của EPM7160STI100-10 bằng Altera và EPM7160SQC160-10 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EPM7160SQC160-10 - MAX 7000S CPLD, 160 Macro Cells, 100MHz, PQFP-160 | Intel / Altera
EPM7160SQC160-10 ObsoleteSo sánh thông số kỹ thuật
| Tham số | EPM7160STI100-10 | EPM7160SQC160-10 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | MAX 7000S | MAX 7000S |
| Macrocells | 160 | — |
| Usable Gates | 3,200 | — |
| User I/Os | 84 | 104 |
| Logic Elements / Blocks | 16 Logic Array Blocks (LABs) | — |
| Propagation Delay (tPD) | 10 ns | — |
| Maximum Operating Frequency | 100 MHz | 100 MHz |
| Internal Supply Voltage | 4.75 V to 5.25 V | — |
| I/O Supply Voltage | 5.0 V | — |
| Programmable Type | In-System Programmable (EEPROM) | — |
| Nhiệt độ hoạt động | -40 C to +85 C (Industrial) | 0 C to +70 C (commercial) |
| Hộp | TQFP-100 (100-pin Thin Quad Flat Pack) | PQFP-160 (SQC160) |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| JTAG / Boundary Scan | IEEE Std. 1149.1 compliant | — |
| PCI Compliance | PCI Local Bus Specification Rev. 2.2 (for -10 speed grade) | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status - not explicitly stated in provided data] | unknown |
| Cấp MSL | [DATA_NEEDED: MSL rating] | — |
| Lead-Free | [DATA_NEEDED: lead-free status] | unknown |
| Macro Cells | — | 160 |
| Logic Elements / Gates | — | 3,200 usable gates |
| Logic Array Blocks (LABs) | — | 10 |
| Pin-to-Pin Propagation Delay (tPD) | — | 10 ns |
| Supply Voltage (VCCINT) | — | 5.0 V |
| I/O Voltage Tolerance | — | 5.0 V |
| Programming Technology | — | EEPROM, in-system programmable |
| JTAG Support | — | IEEE 1149.1 (boundary-scan + ISP) |
| Logic Family | — | CMOS |
| Process Technology | — | CMOS, EEPROM-based |