EPM7256AEQC208-5N vs EPM7256AETC144-5N So sánh
So sánh chi tiết song song của EPM7256AEQC208-5N bằng Altera và EPM7256AETC144-5N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EPM7256AETC144-5N - 256-Macrocell MAX 7000A CPLD | Altera | TQFP-144
EPM7256AETC144-5N ✓ Hoạt độngSo sánh thông số kỹ thuật
| Tham số | EPM7256AEQC208-5N | EPM7256AETC144-5N |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Hoạt động |
| Family | MAX 7000A | MAX 7000A |
| Logic Family / Base Technology | CMOS, EEPROM-based | — |
| Usable Gates | 5,000 | 5,000 |
| Macrocells | 256 | — |
| User I/Os | 164 | — |
| Dedicated Inputs | 16 | — |
| Số lượng chân | 208 | — |
| Hộp | 208-pin PQFP (Plastic Quad Flat Pack) | TQFP-144 (Plastic Thin Quad Flat Pack) |
| Supply Voltage (VCCINT) | 3.3 V | 3.3 V |
| Maximum Internal Frequency | 172.4 MHz | 227.3 MHz |
| Pin-to-Pin Propagation Delay (tPD) | 5.5 ns | 4.5 ns |
| Speed Grade | -5 | -5 |
| Nhiệt độ hoạt động | 0 C to +70 C (Commercial) | [DATA_NEEDED: operating temperature grade] |
| Programming Interface | JTAG (IEEE Std. 1149.1) / ISP | — |
| Kiểu lắp đặt | Surface Mount | — |
| Trạng thái RoHS | unknown | — |
| Cấp MSL | [DATA_NEEDED: MSL Level] | — |
| Logic Family | — | CMOS |
| Macro Cells | — | 256 |
| Logic Blocks | — | 16 |
| User I/Os (Mouser listing) | — | 36 |
| User I/Os (DigChip listing) | — | 84 |
| Counter Speed | — | 172.4 MHz |
| Program Memory Type | — | EEPROM (non-volatile) |
| In-System Programmability | — | Yes (JTAG) |
| Lead-Free / RoHS | — | Yes (N suffix) |