EPM9320ALC84-15 vs EPM9320ALI84-10N So sánh
So sánh chi tiết song song của EPM9320ALC84-15 bằng Altera và EPM9320ALI84-10N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM9320ALC84-15 | EPM9320ALI84-10N |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Family | MAX 9000 CPLD | MAX 9000 |
| Macrocells | 320 | 320 |
| Usable Gates | 6000 | 6,000 to 12,000 |
| Propagation Delay (tPD) | 16 ns | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (5 V nominal) | — |
| User I/O | 56 | — |
| Logic Array Blocks (LABs) | 16 | 20 |
| Technology | CMOS, EEPROM-based configuration | — |
| Hộp | 84-pin PLCC (S-PQCC-J84, J-lead) | 84-pin PLCC (J-lead, 1.270 mm pitch) |
| Kiểu lắp đặt | Through-hole / socket | Surface Mount (PLCC socket compatible) |
| Programming Interface | JTAG (IEEE 1149.1) / ISP | — |
| Nhiệt độ hoạt động | -40C to +85C (industrial) | -40C to +85C (industrial) |
| Trạng thái RoHS | [DATA_NEEDED: rohs status] | — |
| Cấp độ độ ẩm nhạy cảm (MSL) | MSL-3 (168 hours per fpgalink.com) | — |
| Lead-Free / Halogen-Free | [DATA_NEEDED: lead free status] | — |
| RoHS3 Compliance | ROHS3 Compliant (per fpgalink.com listing) | — |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Architecture | — | MAX (Multiple Array MatriX), 3rd generation |
| Process Technology | — | CMOS EEPROM |
| User I/O Pins | — | 56 |
| Pin-to-Pin Delay | — | 10 ns |
| Maximum Counter Frequency | — | 144.9 MHz |
| VCCINT (Core Supply) | — | 5.0 V |
| VCCIO (I/O Supply) | — | 3.3 V or 5.0 V |
| Input Logic Levels | — | TTL-compatible (at 5.0 V VCCINT) |
| In-System Programmability | — | Yes (IEEE Std. 1149.1 JTAG) |
| Configuration Memory | — | EEPROM, non-volatile |