EPM9320BC356-15 vs EPM9320ALI84-10N So sánh
So sánh chi tiết song song của EPM9320BC356-15 bằng Altera và EPM9320ALI84-10N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM9320BC356-15 | EPM9320ALI84-10N |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Architecture | Multiple Array MatriX (MAX) - third generation | MAX (Multiple Array MatriX), 3rd generation |
| Macrocells | 320 | 320 |
| Pin-to-Pin Delay (max) | 15 ns | — |
| Process Technology | CMOS EEPROM | CMOS EEPROM |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (5.0 V typical) | — |
| In-System Programmability | Yes (5.0-V ISP via JTAG) | Yes (IEEE Std. 1149.1 JTAG) |
| JTAG Interface | IEEE Std. 1149.1 compliant | — |
| Hộp | 356-ball LBGA (BGA-356, 35x35 mm) | 84-pin PLCC (J-lead, 1.270 mm pitch) |
| Kiểu lắp đặt | Surface Mount | Surface Mount (PLCC socket compatible) |
| Programmable Type | In System Programmable | — |
| Operating Temperature Grade | Commercial | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS compliance status] | — |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Usable Gates | — | 6,000 to 12,000 |
| Logic Array Blocks (LABs) | — | 20 |
| User I/O Pins | — | 56 |
| Pin-to-Pin Delay | — | 10 ns |
| Maximum Counter Frequency | — | 144.9 MHz |
| VCCINT (Core Supply) | — | 5.0 V |
| VCCIO (I/O Supply) | — | 3.3 V or 5.0 V |
| Input Logic Levels | — | TTL-compatible (at 5.0 V VCCINT) |
| Nhiệt độ hoạt động | — | -40C to +85C (industrial) |
| Configuration Memory | — | EEPROM, non-volatile |