EPM9320RC208-20 vs EPM9320ARC208-10 So sánh

So sánh chi tiết song song của EPM9320RC208-20 bằng Altera và EPM9320ARC208-10 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

Altera
EPM9320ARC208-10 EPM9320ARC208-10 - MAX 9000 CPLD, 320 Macro, 10ns | Altera

EPM9320ARC208-10 - MAX 9000 CPLD, 320 Macro, 10ns | Altera

EPM9320ARC208-10 ⚠ Lần mua cuối

So sánh thông số kỹ thuật

Tham số EPM9320RC208-20 EPM9320ARC208-10
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Lần mua cuối
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 320 320
Logic Array Blocks (LABs) 20 —
Usable Gates 6,000 6,000
Maximum I/O Pins 132 —
Propagation Delay (tPD max) 20 ns —
Supply Voltage (VCCINT) 4.75 V to 5.25 V —
Programming Technology EEPROM, in-system programmable (ISP) —
Boundary-Scan Interface IEEE Std. 1149.1 (JTAG) —
Nhiệt độ hoạt động 0 °C to 70 °C (commercial) [DATA_NEEDED: operating temperature range]
Hộp 208-RQFP, exposed pad (208-BFQFP) RQFP-208 (Power Quad Flat Pack)
Kiểu lắp đặt Surface Mount Surface Mount
Architecture Multiple Array Matrix (MAX), 3rd generation —
Process Technology CMOS, 5.0 V EEPROM —
Reprogrammability Yes, unlimited ISP cycles —
Device Family — MAX 9000
Product Type — CPLD (Complex Programmable Logic Device)
Pin-to-Pin Delay (tPD) — 10 ns
Maximum Frequency — 144.9 MHz
Điện áp cung cấp — 5.0 V
Logic Blocks (LABs) — 16
Programmability — EEPROM, in-system programmable via JTAG
JTAG Support — IEEE Std. 1149.1 compliant
Speed/Power Optimization — Per-macrocell programmable, 50% power mode available
Trạng thái RoHS — [DATA_NEEDED: RoHS compliance status]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá