EPM9560ARI240-10 vs EPM9560RC-15 So sánh

So sánh chi tiết song song của EPM9560ARI240-10 bằng Altera và EPM9560RC-15 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9560ARI240-10 EPM9560RC-15
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Lần mua cuối
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Usable Gates 12,000 12,000
Macro Cells 560 —
User I/O Pins 191 —
Hộp 240-pin RQFP (PowerQuad Flat Pack) 240-pin RQFP (32x32 mm)
Pin-to-Pin Propagation Delay 10 ns —
Internal Frequency 144.9 MHz —
Điện áp cung cấp 5.0 V —
Technology CMOS, EEPROM-based configuration —
Khoảng nhiệt độ hoạt động -40 C to +85 C (industrial) —
Kiểu lắp đặt Surface Mount Surface Mount
Configuration Memory EEPROM (non-volatile, instant-on) —
Logic Architecture Multiple Array MatriX (MAX) with global interconnect array —
Trạng thái RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Moisture Sensitivity Level [DATA_NEEDED: MSL level] —
Number of Terminals 240 —
Terminal Form Gull Wing —
Macrocells — 560
Logic Array Blocks (LABs) — 16 (40 macrocells each)
Maximum User I/O Pins — 191
Pin-to-Pin Delay (tPD1) — 15 ns
Supply Voltage (VCCINT) — 4.75 V to 5.25 V (5.0 V nominal)
Nhiệt độ hoạt động — 0 C to +70 C (commercial)
Programming Interface — IEEE Std. 1149.1 JTAG (ISP)
Process Technology — CMOS EEPROM
Architecture — Multiple Array MatriX (MAX) - third generation
In-System Programmability — Yes (5.0 V ISP via JTAG)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá