EPM9560GC280-15 vs EPM9560GC280-20 So sánh

So sánh chi tiết song song của EPM9560GC280-15 bằng Altera và EPM9560GC280-20 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9560GC280-15 EPM9560GC280-20
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family MAX 9000 MAX 9000
Device Type EE PLD (CMOS EEPROM-based CPLD) CPLD (Complex Programmable Logic Device)
Macro Cells 560 —
Typical Gates 12,000 —
Maximum Operating Frequency 117.6 MHz —
Propagation Delay (tpd) 15 ns (speed grade -15) —
Propagation Delay (alternate datasheet figure) 16.6 ns —
Supply Voltage (VCCINT/VCCIO) 5.0 V —
Operating Temperature (Commercial) 0C to +70C —
Package Type CPGA-280 (Ceramic Pin Grid Array, 280 pins) —
Kiểu lắp đặt Through-Hole Through-Hole (CPGA socket)
Programmability In-System Programmable (ISP) via JTAG IEEE 1149.1 —
Technology CMOS EEPROM, 0.5 um process (MAX third-gen) —
Architecture Multiple Array MatriX (MAX) —
Trạng thái RoHS Non-compliant (ceramic CPGA, contains lead) [DATA_NEEDED: CPGA package historically contains Pb; likely non-compliant]
Trạng thái vòng đời Obsolete (legacy Altera MAX 9000 family) —
Usable Gates — 12,000
Macrocells — 560
Maximum User I/O — 212
Pin-to-Pin Delay — 20 ns (speed grade -20)
Counter Frequency (max) — 100 MHz
Supply Voltage (VCCINT) — 4.75 V to 5.25 V (5.0 V nominal)
I/O Voltage — 3.3 V or 5.0 V configurable
Process Technology — CMOS EEPROM
Hộp — 280-pin CPGA (Ceramic Pin Grid Array)
Nhiệt độ hoạt động — [DATA_NEEDED: commercial/industrial/military grade]
In-System Programming — Yes, via IEEE 1149.1 JTAG

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá