EPM9560GC280-15 vs EPM9560GM280-15 So sánh

So sánh chi tiết song song của EPM9560GC280-15 bằng Altera và EPM9560GM280-15 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9560GC280-15 EPM9560GM280-15
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Family MAX 9000 MAX 9000
Device Type EE PLD (CMOS EEPROM-based CPLD) EE PLD (EEPROM-based)
Macro Cells 560 —
Typical Gates 12,000 —
Maximum Operating Frequency 117.6 MHz —
Propagation Delay (tpd) 15 ns (speed grade -15) —
Propagation Delay (alternate datasheet figure) 16.6 ns —
Supply Voltage (VCCINT/VCCIO) 5.0 V —
Operating Temperature (Commercial) 0C to +70C —
Package Type CPGA-280 (Ceramic Pin Grid Array, 280 pins) —
Kiểu lắp đặt Through-Hole —
Programmability In-System Programmable (ISP) via JTAG IEEE 1149.1 —
Technology CMOS EEPROM, 0.5 um process (MAX third-gen) —
Architecture Multiple Array MatriX (MAX) —
Trạng thái RoHS Non-compliant (ceramic CPGA, contains lead) ROHS3 Compliant
Trạng thái vòng đời Obsolete (legacy Altera MAX 9000 family) —
Macrocells — 560
Flip-Flops — 772
User I/O — 216
Logic Array Blocks (LABs) — 35 (16 macrocells each)
Supply Voltage (Nominal) — 5.0 V
Supply Voltage (Max) — 5.5 V
I/O Logic Level Support — 3.3 V or 5 V
Pin-to-Pin Delay (tPD) — 15 ns (speed grade -15)
Hộp — FineLine BGA-280 (GM)
Process Technology — CMOS EEPROM
In-System Programmability — Yes (5V ISP via JTAG IEEE 1149.1)
Nhiệt độ hoạt động — -40C to +85C (industrial)
Cấp MSL — 3 (168 Hours)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá