EPM9560RC208-15 vs EPM9560RC208-15C So sánh

So sánh chi tiết song song của EPM9560RC208-15 bằng Altera và EPM9560RC208-15C bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9560RC208-15 EPM9560RC208-15C
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family MAX 9000 MAX 9000
Device Type EEPROM-based Complex Programmable Logic Device (CPLD) EEPROM-based CPLD (EPLD)
Usable Gates 12,000 gates 12,000
Macro Cells 560 macro cells —
Pin-to-Pin Delay 15 ns —
Counter Speed 117.6 MHz —
Điện áp cung cấp 5.0 V —
Configuration Technology EEPROM (non-volatile) —
In-System Programmability Yes, via IEEE Std. 1149.1 JTAG Yes, via IEEE Std. 1149.1 JTAG
Hộp 208-pin RQFP (Power Quad Flat Pack) 208-pin RQFP
Kiểu lắp đặt Surface Mount Surface Mount
Nhiệt độ hoạt động [DATA_NEEDED: operating temperature range] —
Number of I/O Pins [DATA_NEEDED: number of I/O pins] —
Logic Array Blocks [DATA_NEEDED: number of logic array blocks] —
Trạng thái RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Speed Grade -15 (15 ns pin-to-pin) -15 (15 ns)
Architecture Third-generation Multiple Array MatriX (MAX) —
Macrocells — 560
User I/O Pins — 149
Propagation Delay (tPD) — 15 ns
Maximum Counter Frequency — 117.6 MHz
Supply Voltage Range — 4.75 V to 5.25 V
Nominal Supply Voltage — 5.0 V
I/O Voltage Compatibility — 3.3 V or 5 V
Configuration Memory — EEPROM (non-volatile)
Khoảng nhiệt độ hoạt động — 0C to +70C (commercial)
Logic Architecture — Multiple Array MatriX (MAX) third generation

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá