EPM9560RC208-17 vs EPM9560RC208-18 So sánh
So sánh chi tiết song song của EPM9560RC208-17 bằng Altera và EPM9560RC208-18 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM9560RC208-17 | EPM9560RC208-18 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Cuối chu kỳ cuộc sống |
| Family | MAX 9000 | — |
| Product Type | CPLD (EPLD, in-system programmable) | — |
| Usable Gates | 12,000 | 12,000 gates |
| Macro Cells | 560 | — |
| Logic Array Blocks (LABs) | 16 | — |
| Pin-to-Pin Delay (tPD) | 17 ns | — |
| Maximum Counter Frequency | 117.6 MHz | — |
| User I/O Pins | 212 | — |
| Supply Voltage (VCC) | 5 V | — |
| Hộp | 208-pin RQFP (RC208) | 208-pin RQFP (Power Quad Flat Pack) |
| Programming Technology | EEPROM (in-system programmable) | — |
| Program/Erase Cycles | 100 minimum | — |
| JTAG (IEEE 1149.1) Support | Yes | — |
| Architecture | Third-generation MAX (AND-OR PLA) | — |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Device Family | — | MAX 9000 (EPM9560) |
| Logic Type | — | EEPROM-based Complex Programmable Logic Device (CPLD) |
| Macrocells | — | 560 macrocells |
| Propagation Delay (tPD) | — | 18 ns (speed grade -18) |
| Maximum Operating Frequency | — | 117.6 MHz (family -15 grade reference) |
| Điện áp cung cấp | — | 5 V |
| I/O Voltage Compatibility | — | 3.3 V or 5 V |
| User I/O Lines | — | 149 I/O lines |
| Flip-Flops | — | 772 flip-flops |
| Package JESD-30 Code | — | S-PQFP-G208 |
| Configuration Memory | — | EEPROM (non-volatile, no external config PROM) |
| Technology | — | CMOS |
| Nhiệt độ hoạt động | — | [DATA_NEEDED: operating temperature range] |
| Trạng thái RoHS | — | [DATA_NEEDED: RoHS status] |
| Trạng thái vòng đời | — | EOL / mature (per Altera product discontinuance notice) |