EPM9560RC210-20 vs EPM9560RI210-15 So sánh

So sánh chi tiết song song của EPM9560RC210-20 bằng Altera và EPM9560RI210-15 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

Altera
EPM9560RC210-20 EPM9560RC210-20 - MAX 9000 CPLD 560 Macrocells | Altera

EPM9560RC210-20 - MAX 9000 CPLD 560 Macrocells | Altera

EPM9560RC210-20 ⚠ Lần mua cuối

So sánh thông số kỹ thuật

Tham số EPM9560RC210-20 EPM9560RI210-15
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Lần mua cuối NRND
Family MAX 9000 MAX 9000 (EPM9560)
Product Type CPLD (Complex Programmable Logic Device) —
Macrocells 560 560
Usable Gates 12,000 12,000
Logic Array Blocks (LABs) 16 20
Hộp RQFP-210 (Power Quad Flat Pack, 0.5mm pitch) 210-pin RQFP (PowerQuad)
Pin-to-Pin Delay (tPD) 20 ns 15 ns (-15 speed grade)
Clock-to-Output (tCO) 12 ns —
Maximum User I/O [DATA_NEEDED: 212 I/O per datasheet, package-dependent] —
Điện áp cung cấp 5 V —
Process Technology 0.65 um EEPROM —
In-System Programmability Yes (MAX+PLUS II flow) Yes (JTAG ISP)
Boundary-Scan (JTAG) IEEE Std 1149.1 compliant —
Nhiệt độ hoạt động [DATA_NEEDED: commercial 0C to 70C typical; industrial variants exist] Industrial (-40C to +85C)
Kiểu lắp đặt Surface Mount Surface Mount
Trạng thái RoHS RoHS3 Compliant (per supplier listing) ROHS3 Compliant
Device Type — Complex Programmable Logic Device (CPLD)
User I/O Pins — 164
Supply Voltage (VCCINT) — 5.0 V
I/O Voltage (MultiVolt) — 3.3 V / 5.0 V compatible
Configuration Memory — EEPROM (non-volatile)
JTAG Boundary Scan — IEEE 1149.1 compliant
Cấp độ độ ẩm nhạy cảm (MSL) — 3 (168 Hours)
Manufacturer Standard Lead Time — 1-7 Days (distributor stock)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá