EPM9560RC240-10 vs EPM9560RC240-1O So sánh

So sánh chi tiết song song của EPM9560RC240-10 bằng Altera và EPM9560RC240-1O bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9560RC240-10 EPM9560RC240-1O
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Lần mua cuối
Device Type Complex Programmable Logic Device (CPLD) —
Family MAX 9000 MAX 9000
Usable Gates 12,000 gates 12,000
Macro Cells 560 —
Logic Array Blocks (LABs) 12 35
Maximum System Frequency 144.9 MHz —
Pin-to-Pin Propagation Delay 10 ns —
Điện áp cung cấp 5 V —
Technology CMOS EEPROM —
Hộp 240-pin RQFP (PowerQuad) RQFP-240 (240-pin Reduced-height QFP)
User I/O Pins 192 —
Kiểu lắp đặt Surface Mount Surface Mount
Nhiệt độ hoạt động 0C to +70C (commercial) —
Cấp độ độ ẩm nhạy cảm (MSL) 3 (168 Hours) —
Trạng thái RoHS ROHS3 Compliant Compliant (per Altera/Intel product page)
Configuration Memory Non-volatile EEPROM (instant-on) —
Manufacturer Standard Lead Time 1-7 Days (distributor stock) —
Macrocells — 560
Maximum User I/O Pins — 216
Propagation Delay (tPD) — 12 ns (typ, -1 speed grade)
Global Setup Time (tFSU) — 3.0 ns
Clock-to-Output (tFCO) — 4.8 ns
Maximum Internal Frequency (fCNT) — 145 MHz
Supply Voltage (VCC) — 5.0 V
Operating Temperature (Grade) — -40C to +85C (industrial, "-1O" suffix)
Process Technology — CMOS EEPROM, 0.65 um
Programming — In-system programmable via IEEE 1149.1 JTAG
Architecture — Multiple Array MatriX (MAX), third generation
Lead-Free — Yes

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá