EPM9560RC240-12 vs EPM9560RC240-15N So sánh

So sánh chi tiết song song của EPM9560RC240-12 bằng Altera và EPM9560RC240-15N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9560RC240-12 EPM9560RC240-15N
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Family MAX 9000 (EPM9560) MAX 9000 (third-generation Multiple Array MatriX)
Device Type EE PLD / CPLD —
Macrocells 560 560
Flip-Flops 772 —
User I/O Pins 191 —
Logic Array Blocks (LABs) 20 35
Maximum Propagation Delay (tPD) 13.4 ns —
Speed Grade -12 (13.4 ns tPD) —
Maximum Operating Frequency (estimated) ~76 MHz registered —
Core Supply Voltage (VCCINT) 5 V —
I/O Logic Levels 3.3 V or 5 V (configurable) —
Hộp PQFP-240 (RC240) 0.500 mm pitch, gull-wing RQFP-240 (240-pin Plastic Quad Flat Pack)
Kiểu lắp đặt Surface Mount Surface Mount
Configuration Memory EEPROM (non-volatile) —
Programming Interface IEEE 1149.1 JTAG —
Process Technology CMOS —
Nhiệt độ hoạt động [DATA_NEEDED: operating temperature grade] 0C to +70C (Commercial)
Trạng thái RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS compliance - older Altera RQFP part]
Series — MAX 9000
Usable Gates — 12,000
Maximum User I/O Pins — 216
Pin-to-Pin Propagation Delay (tPD) — 15 ns
Internal Counter Frequency (fCNT) — 145 MHz
Global Setup Time (tFSU) — [DATA_NEEDED: tFSU for -15 grade]
Clock-to-Output Time (tFCO) — [DATA_NEEDED: tFCO for -15 grade]
Điện áp cung cấp — 5.0 V
Logic Family — CMOS (EEPROM-based)
Programmability — In-system programmable (IEEE 1532/JTAG)
Boundary-Scan Test — JTAG (IEEE 1149.1)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá