EPM9560RC340-15 vs EPM9560RC304-20 So sánh

So sánh chi tiết song song của EPM9560RC340-15 bằng Altera và EPM9560RC304-20 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9560RC340-15 EPM9560RC304-20
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 560 560
Usable Gates 12,000 12,000
Pin-to-Pin Delay (tPD) 15 ns —
Supply Voltage (VCC) 4.75 V to 5.25 V (5.0 V nominal) —
User I/O Pins 212 —
Hộp 340-RQFP (Reduced Quad Flat Pack) 304-pin RQFP
Kiểu lắp đặt Surface Mount Surface Mount
Process Technology CMOS EEPROM —
In-System Programmability Yes, via IEEE Std. 1149.1 JTAG —
Operating Temperature (Commercial) 0C to +70C —
Architecture Multiple Array MatriX (MAX) - 3rd generation —
Boundary Scan IEEE Std. 1149.1 JTAG —
Programming Technology EEPROM (non-volatile, reprogrammable) —
Trạng thái RoHS [DATA_NEEDED: RoHS status - not explicitly stated in verified data] [DATA_NEEDED: RoHS status]
Lead-Free [DATA_NEEDED: lead-free status] —
Device Family — MAX 9000 (EPM9560)
User I/O Lines — 212
Propagation Delay (tPD) — 20 ns
Maximum Operating Frequency — 100 MHz
Core Supply Voltage — 5.0 V
I/O Voltage — 3.3 V or 5 V (configurable)
Configuration Technology — EEPROM (in-system programmable)
JTAG Interface — IEEE Std. 1149.1 (built-in)
Nhiệt độ hoạt động — [DATA_NEEDED: operating temperature range]
Logic Array Blocks (LABs) — 20
Speed Grade — -20
Cấp MSL — [DATA_NEEDED: MSL level]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá