EPM9560RI208-15 vs EPM9560RC208-15 So sánh
So sánh chi tiết song song của EPM9560RI208-15 bằng Intel và EPM9560RC208-15 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM9560RI208-15 | EPM9560RC208-15 |
|---|---|---|
| Thương hiệu | Intel | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Family | MAX 9000 | MAX 9000 |
| Architecture | CMOS EEPROM-based Multiple Array MatriX (MAX) | Third-generation Multiple Array MatriX (MAX) |
| Macrocells | 560 | — |
| Typical Usable Gates | 12,000 | — |
| User I/Os | 153 | — |
| Internal Frequency (max) | 145 MHz | — |
| Propagation Delay (tPD) | 11.4 ns (commercial); 15 ns speed grade | — |
| Logic Family | CMOS | — |
| Số lượng chân | 208 | — |
| Package Code | HFQFP (Power Quad Flat Pack, gull-wing) | — |
| Package Type | RQFP-208 | — |
| Supply Voltage (VCC) | 5 V nominal (4.5 V to 5.5 V) | — |
| I/O Voltage Support | 3.3 V or 5 V multi-volt I/O | — |
| Nhiệt độ hoạt động | 0 °C to 70 °C (industrial grade; per package suffix R) | [DATA_NEEDED: operating temperature range] |
| In-System Programmability | Yes (JTAG / IEEE 1149.1) | Yes, via IEEE Std. 1149.1 JTAG |
| Boundary-Scan (JTAG) | Compliant | — |
| Configuration Memory | On-chip EEPROM (non-volatile) | — |
| Trạng thái RoHS | ROHS3 Compliant | [DATA_NEEDED: RoHS status] |
| Cấp độ độ ẩm nhạy cảm (MSL) | 3 (168 hours) | — |
| Device Type | — | EEPROM-based Complex Programmable Logic Device (CPLD) |
| Usable Gates | — | 12,000 gates |
| Macro Cells | — | 560 macro cells |
| Pin-to-Pin Delay | — | 15 ns |
| Counter Speed | — | 117.6 MHz |
| Điện áp cung cấp | — | 5.0 V |
| Configuration Technology | — | EEPROM (non-volatile) |
| Hộp | — | 208-pin RQFP (Power Quad Flat Pack) |
| Kiểu lắp đặt | — | Surface Mount |
| Number of I/O Pins | — | [DATA_NEEDED: number of I/O pins] |
| Logic Array Blocks | — | [DATA_NEEDED: number of logic array blocks] |
| Speed Grade | — | -15 (15 ns pin-to-pin) |