LCMXO2-1200HC-4TG100C vs LCMXO2-640HC-4TG100C So sánh
So sánh chi tiết song song của LCMXO2-1200HC-4TG100C bằng Lattice Semiconductor và LCMXO2-640HC-4TG100C bằng Lattice Semiconductor. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Lattice Semiconductor
LCMXO2-1200HC-4TG100C - 1280-LUT 3.3V FPGA | Lattice
LCMXO2-1200HC-4TG100C ✓ Hoạt độngLattice Semiconductor
LCMXO2-640HC-4TG100C - 640 LUT MachXO2 FPGA, 100-LQFP | Lattice
LCMXO2-640HC-4TG100C ✓ Hoạt độngSo sánh thông số kỹ thuật
| Tham số | LCMXO2-1200HC-4TG100C | LCMXO2-640HC-4TG100C |
|---|---|---|
| Thương hiệu | Lattice Semiconductor | Lattice Semiconductor |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Hoạt động | Hoạt động |
| Device Type | Field Programmable Gate Array (FPGA) | — |
| Product Family | MachXO2 | — |
| Logic Cells | 1,280 cells | — |
| LUT Count | 1,280 LUTs | — |
| Available I/O | 79 I/O | — |
| User Memory | 256 kbits | — |
| Distributed RAM | Up to 54 kbits | Up to 18.4 kbits (640 LUTs x 32 bits) |
| Dedicated FIFO Control Logic | Supported | — |
| Điện áp cung cấp | 3.3 V | — |
| Speed Grade | -4 | — |
| Technology | Advanced 65 nm low-power process | — |
| Standby Power | As low as 22 uW | As low as 22 µW |
| I/O Feature | Programmable low-swing differential I/O | — |
| Power-Saving Modes | Standby mode and other power-saving options | — |
| Nhiệt độ hoạt động | 0 C to 85 C junction | 0C to +85C (Commercial, C suffix) |
| Hộp | TG100, 100-pin TQFP, 14 x 14 mm | 100-pin TQFP (TG100), 14 x 14 mm |
| Kiểu lắp đặt | Surface Mount | — |
| Voltage Variant | 2.5 V or 3.3 V external VCC supply for HC family | — |
| RoHS | RoHS listed by the Micros product excerpt | — |
| Family | — | MachXO2 |
| Logic Elements / LUTs | — | 640 LUTs (4-input) |
| Number of PLDs (Logic Blocks) | — | 80 |
| Embedded Block RAM (EBR) | — | 18,432 bits (2 x 9 kbit blocks) |
| Number of User I/Os | — | 78 |
| Number of Macrocells | — | 320 |
| Maximum Operating Frequency | — | 136.6 MHz |
| Programmable Type | — | In System Programmable (Flash + SRAM) |
| Core Voltage (Vcc) | — | 3.3 V (typical HC grade) |
| I/O Voltage (Vccio) | — | 2.5 V / 3.3 V |
| I/O Standards Supported | — | LVCMOS 1.2-3.3 V, LVDS, LVPECL, programmable differential |
| Process Technology | — | 65 nm low-power CMOS |
| Configuration Memory | — | On-chip Flash (non-volatile) + SRAM |
| Lead-Free / RoHS | — | Lead Free, RoHS Compliant |
| Đông trùng haogen | — | Yes (per Lattice MachXO2 family datasheet) |