LTC2256CUJ-14 vs LTC2150CUJ-14 So sánh
So sánh chi tiết song song của LTC2256CUJ-14 bằng Analog Devices và LTC2150CUJ-14 bằng Analog Devices. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Analog Devices
LTC2256CUJ-14 - 14-Bit 25Msps Ultralow Power 1.8V ADC | ADI
LTC2256CUJ-14 ✓ Hoạt độngAnalog Devices
LTC2150CUJ-14 - 14-Bit 170Msps 1.8V ADC DDR LVDS | Analog Devices
LTC2150CUJ-14 ✓ Hoạt độngSo sánh thông số kỹ thuật
| Tham số | LTC2256CUJ-14 | LTC2150CUJ-14 |
|---|---|---|
| Thương hiệu | Analog Devices | Analog Devices |
| Danh mục | ADC/DAC | ADC/DAC |
| Trạng thái vòng đời | Hoạt động | Hoạt động |
| Độ phân giải | 14 bit | 14 bit |
| Sample Rate | 25 Msps | 170 Msps |
| Number of Inputs | 1 | — |
| Architecture | Pipelined | Pipelined |
| Điện áp cung cấp | 1.8 V (single) | — |
| Power Dissipation | 35 mW at 25 Msps | — |
| INL | ±1 LSB (typical) | — |
| DNL | ±0.3 LSB (typical) | — |
| Transition Noise | 1.13 LSB RMS | 1.82 LSBRMS |
| SNR | 73 dB | — |
| Input Bandwidth (Full Power) | 800 MHz | — |
| Input Range | 1 Vp-p to 2 Vp-p (selectable, differential) | — |
| Digital Output Modes | Full-rate CMOS, DDR CMOS, DDR LVDS (selectable) | — |
| Output Supply Range (CMOS) | 1.2 V to 1.8 V | — |
| Hộp | 40-QFN (6 mm x 6 mm) | 40-QFN (6 mm × 6 mm) with exposed pad |
| Pin/Package Code | UJ (QFN-40, 6x6 mm) | — |
| Configuration Interface | Serial SPI port | Serial SPI port |
| Power-Saving Modes | Nap mode, full shutdown | Sleep and Nap modes |
| Optional Features | Clock duty-cycle stabilizer, data output randomizer | — |
| Nhiệt độ hoạt động | 0C to +70C (commercial C-grade) | — |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Trạng thái RoHS | Compliant (PBF suffix) | Compliant (Pb-free #PBF suffix) |
| Number of Channels | — | 1 |
| Analog Supply Voltage | — | 1.7 V to 1.9 V (1.8 V nominal) |
| Digital Supply Voltage | — | 1.7 V to 1.9 V (1.8 V nominal) |
| INL (typical) | — | ±0.85 LSB |
| DNL (typical) | — | ±0.25 LSB |
| Missing Codes | — | None over temperature |
| Full-Power Sample/Hold Bandwidth | — | 1.25 GHz |
| Digital Output Interface | — | DDR LVDS |
| Encode Clock Inputs | — | Differential ENC+/ENC- (sine, PECL, LVDS, TTL, CMOS) |
| Clock Duty-Cycle Stabilizer | — | Optional (selectable) |
| Latency | — | 5 clock cycles |