MCIMX31CVMN4C vs MCIMX31LCVMN4C So sánh
So sánh chi tiết song song của MCIMX31CVMN4C bằng NXP Semiconductors và MCIMX31LCVMN4C bằng NXP Semiconductors. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
NXP Semiconductors
MCIMX31CVMN4C - i.MX31 ARM1136 400MHz MPU, MAPBGA-473 | NXP
MCIMX31CVMN4C ✗ Cuối đờiNXP Semiconductors
MCIMX31LCVMN4C - i.MX31L ARM1136 400MHz MPU, MAPBGA-457 | NXP
MCIMX31LCVMN4C ⚠ Lần mua cuốiSo sánh thông số kỹ thuật
| Tham số | MCIMX31CVMN4C | MCIMX31LCVMN4C |
|---|---|---|
| Thương hiệu | NXP Semiconductors | NXP Semiconductors |
| Danh mục | Microcontrollers | Microcontrollers |
| Trạng thái vòng đời | Cuối chu kỳ cuộc sống | Lần mua cuối |
| Core Architecture | ARM1136JF-S (ARMv6, 32-bit) | ARM1136JF-S |
| Maximum Core Clock | 400 MHz | — |
| Core Count | 1 | 1 |
| Bit Width | 32-bit | — |
| Hộp | 473-LFBGA / MAPBGA-473, 19 x 19 mm | — |
| Product Family | i.MX31 (Multimedia Applications Processor) | — |
| Variant | MCIMX31C (with on-chip graphics engine) | — |
| Jazelle Technology | Yes (Java bytecode acceleration) | — |
| Memory Controller | DDR / DDR2 SDRAM, NAND flash | — |
| Display Interface | Integrated LCD controller | — |
| Image Sensor Interface | CSI (Camera Sensor Interface) | — |
| Connectivity | Multiple serial interfaces (UART, SPI, I2C, USB) | — |
| Nhiệt độ hoạt động | -40C to +85C (industrial) | — |
| Kiểu lắp đặt | Surface Mount (BGA) | Surface Mount |
| Trạng thái RoHS | [DATA_NEEDED: RoHS compliance] | Compliant |
| ITAR / Trade Restriction | Subject to US ITC order (BGA-packaged i.MX31 family) | — |
| Bề rộng đường dữ liệu | — | 16-bit |
| Tần số xung maksimum | — | 400 MHz |
| Khoảng nhiệt độ hoạt động | — | -40C to +85C |
| Package Type | — | MAPBGA-457 |
| Package Dimensions | — | 14 x 14 mm |
| Ball Pitch | — | 0.5 mm |
| Số chân | — | 457 |
| Family | — | i.MX31L |
| Variant Suffix | — | N4C (industrial/auto temp grade) |
| Process Node | — | [DATA_NEEDED: process node] |
| L1 Cache | — | [DATA_NEEDED: L1 instruction/data cache] |
| L2 Cache | — | [DATA_NEEDED: L2 cache] |
| Integrated LCD Controller | — | Yes |
| USB Interface | — | USB 2.0 with on-chip PHY |
| Image Processing Unit (IPU) | — | Yes |
| AEC-Q100 Grade | — | Grade 3 |