EPC2LS20U vs EPC2L20 مقارنة

مقارنة تفصيلية جنبًا إلى جنب لـ EPC2LS20U بواسطة Altera و EPC2L20 بواسطة Altera. قارن المواصفات الرئيسية والمعلمات الكهربائية والتغليف وحالة دورة الحياة والأسعار والتوافر لتحديد أفضل مكوّن لمتطلبات تصميمك.

مقارنة المواصفات

المعامل EPC2LS20U EPC2L20
العلامة التجارية Altera Altera
الفئة Memory ICs Memory ICs
حالة دورة الحياة Obsolete Obsolete
Product Type In-System Programmable Configuration PROM —
Memory Density 1.6 Mbit —
Operating Voltage (VCC) 3.3 V —
الواجهة Altera serial configuration / JTAG Serial FPGA configuration + JTAG (IEEE 1149.1 / IEEE 1532)
Programming Method In-System Programmable (ISP) via JTAG —
العلبة 20-PLCC (J-lead, 9x9 mm) 20-pin PLCC (J-lead)
Lead-Free / RoHS Yes (per "U" suffix) —
درجة حرارة التشغيل [DATA_NEEDED: Operating Temperature] [DATA_NEEDED: operating temperature range]
Supported FPGA Families Cyclone I/II, Stratix/II, APEX-II, ACEX-1K, FLEX-10K, FLEX-6000, MAX-7000 —
Configuration Modes PS (Passive Serial), AS, FPP —
JTAG Support Yes (IEEE 1149.1 boundary scan) —
Done Pin Yes (open-drain programmable polarity) —
nSTATUS Pin Yes (open-drain error flag) —
nCONFIG Pin Yes (reset/reconfiguration input) —
DCLK Output Yes (configuration clock to FPGA) —
مستوى MSL [DATA_NEEDED: MSL Level] [DATA_NEEDED: MSL rating]
Compliance RoHS (Pb-free per U suffix) —
نوع الذاكرة — Configuration PROM (non-volatile)
حجم الذاكرة — 1.6 Mbit
التنظيم — 8-bit byte
Programmability — In-system programmable via JTAG
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 3.3 V or 5.0 V (VCCSEL selectable)
Cascade Support — Yes - multi-device daisy chain
Boundary Scan — JTAG IEEE 1149.1 BST
نوع التركيب — Surface Mount (PLCC socket compatible)
حالة RoHS — RoHS Compliant (per IC Components listing)
Process Technology — Low-power CMOS
Target FPGAs — APEX II, APEX 20K, Mercury, ACEX 1K, Cyclone, Stratix

أوراق البيانات والموارد

تصفح جميع المنتجات إنشاء BOM طلب عرض سعر