EPM3512AQC208-7 vs EPM3512AQC208-10N مقارنة
مقارنة تفصيلية جنبًا إلى جنب لـ EPM3512AQC208-7 بواسطة Intel و EPM3512AQC208-10N بواسطة Intel. قارن المواصفات الرئيسية والمعلمات الكهربائية والتغليف وحالة دورة الحياة والأسعار والتوافر لتحديد أفضل مكوّن لمتطلبات تصميمك.
Intel
EPM3512AQC208-7 - MAX 3000A CPLD, 512 Macrocells, 7.5ns, 208-PQFP | Intel
EPM3512AQC208-7 Nrndمقارنة المواصفات
| المعامل | EPM3512AQC208-7 | EPM3512AQC208-10N |
|---|---|---|
| العلامة التجارية | Intel | Intel |
| الفئة | FPGA & CPLD | FPGA & CPLD |
| حالة دورة الحياة | NRND | Obsolete |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 512 | 512 |
| Usable Gates | 10,000 | Up to 10,000 |
| Propagation Delay (tPD) | 7.5 ns | — |
| Counter Frequency (fCNT) | 116.3 MHz | — |
| User I/Os | 172 | 172 |
| Logic Elements / LEs | N/A (CPLD macrocell architecture) | — |
| Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Standards Supported | 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O) | — |
| العلبة | 208-Pin PQFP (FQFP, gull-wing) | 208-pin PQFP (Plastic Quad Flat Pack) |
| درجة حرارة التشغيل | 0 C to +70 C (commercial) | 0 C to 70 C (commercial) |
| Programming | In-System Programmable via JTAG (IEEE Std. 1532) | — |
| Process Technology | CMOS EEPROM, 0.30 um | CMOS EEPROM |
| حالة RoHS | Compliant | [DATA_NEEDED: RoHS status not in verified web data] |
| Lead-Free | Yes | — |
| Logic Array Blocks (LABs) | — | 16 |
| جهد التغذية | — | 3.3 V |
| Pin-to-Pin Delay | — | 4.5 ns (-10 speed grade) |
| Maximum Internal Frequency | — | 227.3 MHz |
| Speed Grade | — | -10 |
| In-System Programming | — | IEEE Std. 1149.1 JTAG, IEEE Std. 1532 |
| Boundary-Scan Test (BST) | — | Built-in, IEEE 1149.1 compliant |
| I/O Standards | — | MultiVolt (1.8V / 2.5V / 3.3V) |