EPM5032DC-2 vs EPM5016DC-20 مقارنة

مقارنة تفصيلية جنبًا إلى جنب لـ EPM5032DC-2 بواسطة Altera و EPM5016DC-20 بواسطة Altera. قارن المواصفات الرئيسية والمعلمات الكهربائية والتغليف وحالة دورة الحياة والأسعار والتوافر لتحديد أفضل مكوّن لمتطلبات تصميمك.

مقارنة المواصفات

المعامل EPM5032DC-2 EPM5016DC-20
العلامة التجارية Altera Altera
الفئة FPGA & CPLD FPGA & CPLD
حالة دورة الحياة Obsolete Obsolete
Product Type CPLD (Complex Programmable Logic Device) —
Series MAX 5000 —
Macrocells 32 16
Usable Gates (typical) 600 —
Logic Array Blocks (LABs) 4 —
العلبة 20-pin CDIP (Ceramic DIP) —
Speed Grade -2 (tPD ~25 ns, commercial) -20 = 20 ns tPD
Configuration Memory EPROM (one-time programmable per generation; UV-erasable variants exist) —
Supply Voltage (VCC) 5 V (single supply, +/-5%) —
درجة حرارة التشغيل 0C to +70C (commercial grade) [DATA_NEEDED: operating temperature range]
Programmable Pins / I/O 20 pins (JEDEC-standard 0.300" ceramic DIP) —
Programming Interface Altera ByteBlaster / parallel-port JTAG-style ISP —
Interconnect Programmable Interconnect Array (PIA) with deterministic timing —
حالة RoHS [DATA_NEEDED: RoHS compliance - CDIP package typically pre-RoHS] [DATA_NEEDED: RoHS compliance]
نوع التركيب Through-Hole (DIP) —
مستوى MSL Not applicable (through-hole hermetic ceramic) —
Family — MAX 5000
Device Type — EPLD (UV-Erasable Programmable Logic Device)
Product Terms — 160
Dedicated Inputs — 7
I/O Pins — 8
Propagation Delay (tPD) — 20 ns
أقصى تردد للساعة — 62.5 MHz
Maximum Supply Voltage — 5.25 V
Nominal Supply Voltage — 5.0 V
Process Technology — CMOS, UV-erasable
Architecture — PAL-type macrocell with Programmable Interconnect Array (PIA)
Package Type — 20-pin Ceramic DIP (Cerdip) with UV window
Package Suffix Code — DC = Ceramic DIP, Commercial
Programming Method — UV erase + EPROM-style programming via Altera programming hardware

أوراق البيانات والموارد

تصفح جميع المنتجات إنشاء BOM طلب عرض سعر