EP1810GI-45 vs EP1810JC35 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP1810GI-45 নির্দিষ্ট Altera ও EP1810JC35 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP1810GI-45 | EP1810JC35 |
|---|---|---|
| ব্র্যান্ড | Altera | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Device Type | UV Erasable Programmable Logic Device (EPLD) | — |
| Family | Altera Classic EPLD | Altera Classic EPLD |
| Macrocells | 24 | 48 |
| Flip-Flops | 48 | — |
| Propagation Delay (tpd) | 45 ns | — |
| Speed Grade | -45 | — |
| Technology | CMOS | — |
| Package Type | Ceramic Pin Grid Array with UV window | — |
| পিন সংখ্যা | 68 | — |
| মাউন্টিং টাইপ | Through-Hole | — |
| Programmable | Yes (UV-erasable, electrically programmable) | — |
| RoHS স্ট্যাটাস | Non-compliant (ceramic PGA) | [DATA_NEEDED: RoHS compliance for EP1810JC35] |
| Lead-Free | No | — |
| অপারেটিং তাপমাত্রা | [DATA_NEEDED: operating temperature range] | 0 C to +70 C (Commercial) |
| সাপ্লাই ভোল্টেজ | [DATA_NEEDED: VCC range] | — |
| Product Type | — | UV-erasable / OTP Complex PLD (EPLD) |
| Logic Gates (typ.) | — | [DATA_NEEDED: logic gates count] |
| Maximum User I/O Pins | — | [DATA_NEEDED: user I/O count for PLCC-68] |
| Propagation Delay (tPD) | — | 35 ns |
| সর্বোচ্চ ক্লক ফ্রিকোয়েন্সি | — | 40 MHz |
| Supply Voltage (VCC max) | — | 5.25 V |
| Supply Voltage (VCC min) | — | [DATA_NEEDED: VCC minimum] |
| Process Technology | — | CMOS EPROM cell |
| প্যাকেজ | — | PLCC-68 (J-lead, ceramic) |
| Package Code | — | QCCJ |
| Terminal Form | — | J-BEND |
| Number of Terminals | — | 68 |
| Programming | — | UV-erase (windowed) or OTP |
| Development Tool | — | Altera MAX+plus II / A+plus |