EP1810GI-45 vs EP1810JC35 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP1810GI-45 بذریعہ Altera اور EP1810JC35 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP1810GI-45 | EP1810JC35 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Device Type | UV Erasable Programmable Logic Device (EPLD) | — |
| Family | Altera Classic EPLD | Altera Classic EPLD |
| Macrocells | 24 | 48 |
| Flip-Flops | 48 | — |
| Propagation Delay (tpd) | 45 ns | — |
| Speed Grade | -45 | — |
| Technology | CMOS | — |
| Package Type | Ceramic Pin Grid Array with UV window | — |
| پن کی تعداد | 68 | — |
| ماؤنٹنگ ٹائپ | Through-Hole | — |
| Programmable | Yes (UV-erasable, electrically programmable) | — |
| RoHS اسٹیٹس | Non-compliant (ceramic PGA) | [DATA_NEEDED: RoHS compliance for EP1810JC35] |
| Lead-Free | No | — |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: operating temperature range] | 0 C to +70 C (Commercial) |
| سپلائی وولٹیج | [DATA_NEEDED: VCC range] | — |
| Product Type | — | UV-erasable / OTP Complex PLD (EPLD) |
| Logic Gates (typ.) | — | [DATA_NEEDED: logic gates count] |
| Maximum User I/O Pins | — | [DATA_NEEDED: user I/O count for PLCC-68] |
| Propagation Delay (tPD) | — | 35 ns |
| زیادہ سے زیادہ کلاک فریکوئنسی | — | 40 MHz |
| Supply Voltage (VCC max) | — | 5.25 V |
| Supply Voltage (VCC min) | — | [DATA_NEEDED: VCC minimum] |
| Process Technology | — | CMOS EPROM cell |
| پیکیج | — | PLCC-68 (J-lead, ceramic) |
| Package Code | — | QCCJ |
| Terminal Form | — | J-BEND |
| Number of Terminals | — | 68 |
| Programming | — | UV-erase (windowed) or OTP |
| Development Tool | — | Altera MAX+plus II / A+plus |