EP1810JI-45 vs EP1810JC-45 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP1810JI-45 নির্দিষ্ট Altera ও EP1810JC-45 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP1810JI-45 | EP1810JC-45 |
|---|---|---|
| ব্র্যান্ড | Altera | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | NRND |
| Manufacturer | Altera (now Intel FPGA) | — |
| Series | Classic EPLD Family | — |
| Device Type | UV-Erasable / OTP Complex PLD | — |
| Macrocell Count | 48 | — |
| Maximum Operating Frequency | 33.3 MHz | — |
| Propagation Delay (tPD) | 50 ns | — |
| Configurable I/O Lines | 48 | — |
| Dedicated Inputs | 12 | 12 |
| Technology | CMOS EPROM | CMOS, UV-erasable |
| Package Code | QCCJ | QCCJ |
| Package Type | 68-pin JLCC (J-leaded ceramic chip carrier) | — |
| Terminal Form | J BEND | — |
| Package Shape | SQUARE | — |
| Number of Terminals | 68 | — |
| Temperature Grade | INDUSTRIAL | Commercial |
| অপারেটিং তাপমাত্রা | -40 °C to +85 °C | — |
| সাপ্লাই ভোল্টেজ | 5 V (TTL compatible) | — |
| Programming Method | UV-erase (windowed) / OTP via JEDEC | — |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Family | — | EP1810 (Classic EPLD Family) |
| Macrocells | — | 48 |
| Equivalent Gates | — | 2100 gates |
| I/O Pins | — | 48 |
| Total User I/O | — | 60 |
| Propagation Delay (tpd) | — | 45 ns |
| সর্বোচ্চ ক্লক ফ্রিকোয়েন্সি | — | 33.3 MHz |
| Maximum Supply Voltage | — | 5.25 V |
| প্যাকেজ | — | PLCC-68 (QCCJ, J-Lead, windowed ceramic) |
| পিন সংখ্যা | — | 68 |
| মাউন্টিং টাইপ | — | Surface Mount |
| RoHS স্ট্যাটাস | — | [DATA_NEEDED: RoHS compliance not stated in verified data] |