EP1810JI-45 vs EP1810JC-45 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP1810JI-45 بذریعہ Altera اور EP1810JC-45 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP1810JI-45 | EP1810JC-45 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | NRND |
| Manufacturer | Altera (now Intel FPGA) | — |
| Series | Classic EPLD Family | — |
| Device Type | UV-Erasable / OTP Complex PLD | — |
| Macrocell Count | 48 | — |
| Maximum Operating Frequency | 33.3 MHz | — |
| Propagation Delay (tPD) | 50 ns | — |
| Configurable I/O Lines | 48 | — |
| Dedicated Inputs | 12 | 12 |
| Technology | CMOS EPROM | CMOS, UV-erasable |
| Package Code | QCCJ | QCCJ |
| Package Type | 68-pin JLCC (J-leaded ceramic chip carrier) | — |
| Terminal Form | J BEND | — |
| Package Shape | SQUARE | — |
| Number of Terminals | 68 | — |
| Temperature Grade | INDUSTRIAL | Commercial |
| آپریٹنگ درجہ حرارت | -40 °C to +85 °C | — |
| سپلائی وولٹیج | 5 V (TTL compatible) | — |
| Programming Method | UV-erase (windowed) / OTP via JEDEC | — |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Family | — | EP1810 (Classic EPLD Family) |
| Macrocells | — | 48 |
| Equivalent Gates | — | 2100 gates |
| I/O Pins | — | 48 |
| Total User I/O | — | 60 |
| Propagation Delay (tpd) | — | 45 ns |
| زیادہ سے زیادہ کلاک فریکوئنسی | — | 33.3 MHz |
| Maximum Supply Voltage | — | 5.25 V |
| پیکیج | — | PLCC-68 (QCCJ, J-Lead, windowed ceramic) |
| پن کی تعداد | — | 68 |
| ماؤنٹنگ ٹائپ | — | Surface Mount |
| RoHS اسٹیٹس | — | [DATA_NEEDED: RoHS compliance not stated in verified data] |